|
회로도를 완성하고 회로를 구성하라. 측정 결과를 근거로 표 7-3의 두 타이밍 다이어그램을 완성하라. 첫 번째 다이어그램은 B = 0 조건에 해당되고 두 번째는 B = 1 조건에 해당된다.
규칙 11을 보여주는 회로를 설계하라. 보고서 표 7-4에 설계한
|
|
|
회로를 제시하라. 시작을 돕기위해 보고서에 빈 Karnaugh 맵을 그려 놓았다. 설계를 완료한 후 회로를 구성하고 시험한 후 결과를 요약하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
❍시스템의 기본적 동작
❍
|
|
|
회로의 구성은 위의 설계도와 동일하게 했으며, 입출력 동작을 확인하기 위해서 000부터 111까지 총 8개의 입력값을 인가했다.
실험결과
입력값
예상값
출력값
A
B
C
0
0
0
0 (0V)
1 (4.78V)
0
0
1
0 (0V)
1 (4.74V)
0
1
0
0 (0V)
1 (4.88V)
0
1
1
1 (5V)
1 (4.84V)
1
0
0
0 (0V)
|
|
|
1. 실험 장비
① DC Power Supply
② 신호발생기
③ 오실로스코프
④ 저항 (??Ω)
⑤ PNP 트랜지스터 (KTA 1266)
⑥ NPN 트랜지스터 (KTC 3198)
2. 실험 방법 및 회로도
1) 아래 그림 1과 같은 회로를 구성하고 신호발생기를 그림 3과 같이 ????
, ????, ???????
|
|
|
결과와 아주 정확히 출력이 나왔다.
실험3
모드 6 동기 카운터를 74LS76 JK-Flip flop을 사용하여 설계하라.
회로도
시뮬레이션
JK 플립플롭의 동작특성을 이해하면, 그 특성을 이용하여 카운터를 설계할 수 있다. 플립플롭을 3개 사용하였으므로 3
|
|
|
결과를 분석해보면 NAND게이트로 구성한 JK플립플롭과, 실제 JK플립플롭으로 나온 74LS76 TTL 칩은 동일한 역할을 한다는 것을 알 수 있었고, JK 플립플롭이라는 것이 기본게이트로 구현 할 수 있다는 것을 알게되었다.
실험회로 2 결과
74LS76 IC의 JK
|
|
|
전자회로
유회영, 박정일
청문각
OP앰프의 실무회로
이병식
도서출판 세운
전자회로
Mark N.Horenstein
청문각 ☆목차☆
Ⅰ.OP AMP의 특성
1.OP AMP의 시대성
2.OP AMP의 탄생
3.OP AMP의 정의
4.OP AMP의 특징
Ⅱ.OP AMP의 offset, bias, drift요소들이
|
|
|
회로에 대해 생각해 보자. 각각의 인버터 단에서 인가되는 입력 논리가 출력 논리에 변화를 주기 위해서는 10ns의 시간이 필요하다고 가정하라(이를 전파지연(propagation delay)이라 부른다).
a. Vout에 대해 기술하라.
5개의 인버터를 지날때와 1개의
|
|
|
회로
(3) RL 저역통과 필터
1) 인덕터와 저항의 직렬결합
2) 전달함수
3) 시상수 추출회로
(4) RC 고역통과 필터
1) RC 저역통과 필터와 연결순서가 바뀐 형태 - 저항 양단이 전압출력
2) 차단주파수 : =
3) 전달함수
4) 시상수 추출회로
(5) RL 고역통과
|
|
|
하는 생각을 해보았다. 같은 크기의 내모난 칩에 여러 가지가 가능 하다는 것을 세삼 느낄 수 있었고 실험에 회로가 들어가 있는 칩이 있다면 그냥 전원만 연결하여 실험을 한다면 참 쉽게 할 수 있을 것 같다는 생각 도 해보았다. 이번 실험을
|
|
메뉴펼치기
