|
회로(Amplifier Circuit)에서, 입력단(Input)과 출력단(Output) 사이에 있는 임피던스(Impedance)는 전압 이득에 반비례하는 형태로 나타내어진다는 것.
Vo = AvVi 라는 이득을 알고 있다. Z는 임피던스를 의미한다.
위의 회로에 흐르는 전류는 (전압 증폭기로
|
|
|
공통입력 회로도
공통입력 입력신호
공통입력 Vc1,2
공통입력 Vout
3) 공통입력회로
공통입력 Ve
분석 : 공통신호는 50mV가 되도록 입력해 주었다. 그리고 출력된 Vc1,2는 59.9mVp-p가 측정되었고, V2는 99.86mVpp가 측정되었다. Vout은 위상이 같은 신호이
|
|
|
공통접지로 인한 회로손상의 가능성이 있기 때문에 조교의 지시대로 책에 있는 그대로 를 SCR의 Gate와 접지 사이의 전압을 측정하였다. ⇒ = -를 하면 된다.
<의 파형>
<의 파형>
<의 파형>
⇒ 첨두치의 결과를 보면 ,,중에 가 4.3V로
|
|
|
증폭기와 반전 증폭기를 구성하라.
(2) 미분기를 구성하라.
(3) 주파수가 5kHz이고 duty-cycle이 0.2 인 구형파 발생기를 설계, 구현하라.
(4) 1차 미분 방정식 을 푸는 아날로그 컴퓨터 회로를 구성하라.(원래는 y의 계수가 10이지만 주파수에 따른
|
|
|
들면 7447의 출력이 b,c만 0V(LOW)가 나오면서 segment의 b와 c에만 불이 들어오게 되고, 숫자 1이 출력 되는 것을 알 수 있다. 실험 8. Encoder와 Decoder
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
|
전자2에서 배운 내용을 복습하면서 실험할 수 있었다. 하지만 수업시간에도 어려웠던 Transducer Bridge는 역시 실험을 분석을 하면서도 어려움이 많았다. 책을 보면서 출력 전압의 식을 유도해 회로분석을 하면서 회로분석도 중요하지만 resistance
|
|
|
회로
가장 간단한 구조 - 설계가 용이하나, 안정도가 매우 떨어진다.Bias 회로 설계에 필요한 식은
1.2.2. Feedback bias 회로Fixed bias의 단점인 불안정성을 보완하기 위하여 콜렉터와 베이스간에 궤환을 걸어 사용하고 있다.DC해석을 하면
그러므로
|
|
|
회로 사진
상승시간 측정
하강시간 측정
시정수 측정
상승시간
하강시간
시정수
36.60
39.20
16.80
검토 및 토의사항
저항 값과 커패시터 용량을 이용하여 상승시간과 하강시간을 예측하여 계산한 값은 약 32.94 이였는데 실험결과에서 상승시간은
|
|
|
레포트에서는 입력이 펄스 파형이어서 실제와는 조금 다른 시뮬레이션 결과가 나왔지만 펄스와 DC 사이에 큰 차이는 없기 때문에 그다지 문제될 것은 없었다.
조교님 이번 실험도 수고 많으셨습니다. 1. 설계실습 내용 및 결과
2. 결론
|
|
|
회로는 모두 +값을 가져 직류와 비슷하긴 하지만 전압이 크게 변하므로 저항에 축전기를 병렬로 연결해 좀 더 완만하게 만들면 직류에 더 가까워진다.
결과보고서
<2008 일반전자 공학 실험>
-Diode 원리와 응용-
강남준 조교님 반 실험1.
|
|
메뉴펼치기
