|
실험에서는 Vo를 8 V로 하여 Va가 그냥 analog 값을 십진수로 표현한 값이 되도록 하였다.
4. 3비트 DAC의 입력-출력 특성 곡선을 그리시오
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 A/D 변환기 회로
-
|
|
|
전자회로 이론 수업시간에서 현재 배우고 있는 내용이라 더 흥미롭게 조사하였다. 멀티심을 통해 여러 가지를 실험을 하다보니 자연스럽게 트랜지스터를 배우는데 많은 도움이 되었다. 1 Pre-Lab(예비실험): 기본 이론 조사
2 Pre-Lab(예비실
|
|
|
표 20-1. 1차 저역통과 필터
.
.
.
표 20-2. 저역통과 필터의 차단주파수
.
.
.
표 20-3. 2차 저역통과 필터
|
|
|
양단에는 항상 일정한 제너 전압 VZ가 유지 된다는 점이다. Vz는 1.8 ~ 수백[V]이고, 전력소비는 500mW ~ 50W이다.
제너다이오드의 기호는 옆의 그림과 같다.
Pspice simulation
Pspice로 회로는 그려봤는데 시뮬레이션은 어떻게 하는지 모르겠습니다.
|
|
|
회로가 작동 안하는것을 방지할수 있다.
●실험 방법 및 유의 사항
1 - (1) 측정문제
*회로도를 보고 진리표를 구한 후 NAND게이트인 IC 7400칩을 이용해 회로도를 구성하고 진리표와 비교를 하면된다. 그런데 이와같은 방법으로 전압을 구하게되
|
|
|
회로는 잘 쓰이지 않는다.
이론
- 전압분배기 바이어스 회로 해석
이므로 이다. 입력 측에서 KVL을 적용하면
부하선의 방정식으로 직선을 그려 동작점을 결정할 수 있다.
PSpice 모의실험 12-1
드레인-소스 전압
답 : 2.235V
2. 게이트-소스 전압
답 :
|
|
|
법칙
https://namu.wiki/w/%ED%82%A4%EB%A5%B4%ED%9E%88%ED%98%B8%ED%94%84%EC%9D%98%20%EB%B2%95%EC%B9%99
AND게이트
https://ko.wikipedia.org/wiki/%EB%85%BC%EB%A6%AC_%ED%9A%8C%EB%A1%9C
http://minhaep.tistory.com/35 제목
실험 목적
실험 장비
이론
출처
|
|
|
PSpice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를
|
|
|
회로로 대체해야 한다. 2번 그림은 1번 그림을 변형한 그림이다.
여기서 베이스-이미터 접합의 전압 강하는 VBE=0.7V로 가정 했다. 1. 목 적
2.예비지식
1) 직류해석
2) 소신호 해석
3.기기 및 부품
4. 실 험
1) 직류 해석
2) 소신호
|
|
|
, 1㎑, 듀티사이클 50%)인 경우, 임계감쇠가 되는 저항값을 측정하는 방법을 측정하라.
▶ 가변저항을 변화 시켜가면서 진동주파수가 가 되는점을 찾아서 DMM으로 측정한다.
[P65, (3) 임계감쇠 응답]
3.6 RLC직렬회로에서 오실로스코프의 CH1에는 입
|
|
메뉴펼치기
