|
기록하시오.
0.997V
1.993V
3.004V
4.001V
4.999V
0.0010A
0.00199A
0.0030A
0.0040A
0.0050A
(3) (결과보고서 항목) 라 하자. 여기에서 와 는 (2)에서 측정하여 기록한 전압과 전류의 -번 1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
수 있다.)
주파수응답의 크기:
주파수응답의 위상:
DB(V(C1:2)/V(R1:1)) 출력 / P(V(C1:2)/V(R1:1)) 출력 결과 주파수에 따른 결과 측정값
VIN/VOUT결과 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
오차율이 커지는 것을 확인하였다. 하지만 그 정도가 크지 않았기 때문에 저항회로에서의 각 실험을 진행하여 결과를 확인하는데 문제가 없었다고 판단된다. 1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
회로 P-spice 시뮬레이션 수행 결과
회로도 )
조건 ) Start Freq :1kHz , End : 2000kHz , Points : 10001
시뮬레이션 결과 )
# log scale로 변환하지 않은 값
# x 축 log scale로 변환한 값
시뮬레이션 . 고주파 증폭 회로 실험 시뮬레이션 결과
회로도 )
조건 ) R8 : 1000k,
|
|
|
.
3. 능동 필터 회로 P-spice 시뮬레이션 수행 결과
회로도 )
조건) Start Freq :10Hz , End : 10kHz , Points : 10001
시뮬레이션 결과 )
# x 축 log scale로 변환한 값 1. 목적
2. 이론
3. 능동 필터 회로 P-spice 시뮬레이션 수행 결과
4.시뮬레이션 결과
|
|
|
→ +100uA
IB가 100uA일 때 IC가 2mA라 가정하면…
컬렉터 전류 : 2mA → 3mA → 2mA → 1mA → 2mA
VC = VCC - VRL
VRL = ICRL
* 바이어스 방법과 안정화
*이미터 바이패스 캐패시터
* 위상관계
3) 시뮬레이션 결과 1)실험 목적
2)관련 이론
3)시뮬레이션 결과
|
|
|
실험 1 : DMM을 이용한 소자 값 측정
소자
규격
측정 값
저항
1k
1.003k
2k
1.9576k
3.7k
3.857k
7.5k
7.52k
10k
9.96k
10k
10.008k
10k
9.982k
10k
9.987k
4k과 8k 저항이 없어 3.7k과 7.5k으로 대체하였다.
■ 실험 2 : ELVIS II를 이용해서 연산증폭기의 A/D 변환기 회로 측정
1)
|
|
|
기반으로 하여 회로를 설계해도 별 무리가 없겠다.
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값:Run to Time :10ms 1. 실험 목적
2. 관련 이론
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
되는 것을 알 수 있었다. 이를 확인하기 위해서 주파수를 1Hz를 바꿔 실험을 반복하였더니 1초마다 신호가 시프트 되는 것을 확인할 수 있었다. 1.목적
2.이론적 배경
3.사용 장비 및 부품
4.실험 방법
5.예비 보고 사항
6.결과 보고서
|
|
메뉴펼치기
