|
이론
1. 유도성 소자
2. 인덕터
3. 자속
4. 인덕터의 전압 전류 관계
5. 인덕터 결합
6. 저역 통과 필터 (적분 회로)
7. 고역 통과 필터 (미분 회로)
8. 차단주파수, 시정수
9. RL회로가 직렬일 때 위상차
실험 방법
시뮬레이션 결과
|
|
|
바꾸었고, Q factor를 100으로 바꾸기 위해서 R을 1Ω, L을 10배로 늘리고 1/√LC=2πf_0을 맞추기 위해서 C는 1/10배로 줄여서 실험을 진행하였다.
실험을 진행하면서 찍은 몇 개의 사진을 아래에 첨부하였다. 1. 실험 측정치
2. 결과
3. 고찰
|
|
|
회로의 이득이며, 은 폐루프 임계주파수라면, 다음 식이 성립한다.
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 반전 증폭기 회로(시간영역)
- 모의실험 결과 그래프 및 표 :
[dB]
임계주파수
GBP
1
1
|
|
|
실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기 입력 바이어스 전류 측정
- 모의실험 결과 그래프 및 표 :
시뮬레이션 값
비반전 입력 전압
-6.862
반전 입력 전압
-9.108
■ 모의실험회로 2 : 연산증폭기의 출력과 입
|
|
|
실험회로 1-1 : NPN BJT 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
이론(계산)값
시뮬레이션 값
31
31.086
4.75V
4.742
5mA
5.068
■ 모의실험회로 1-2 : NPN BJT 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
이론(계산)값
시뮬레이
|
|
|
결과를 보고 두
결과의 차이를 비교하라.
10kΩ일 때 리플계수가 더 작으므로 더 좋은 필터라고 할 수 있다.
■ 실험회로 4: 제너 다이오드를 이용한 전압 레귤레이터 실험
■ 실험절차 :
1. ELVIS II 전원을 킨다.
2. BREAD BOARD에 실험 회로를 구성한
|
|
|
1 Multisim으로 간단한 회로 작성하기
■ 실험회로 1 : RL circuit(time domain)
- 실험 결과 그래프 및 표 : 60Hz로 설정했을 때10hz로 설정했을 때
■ 실험회로 2 : RL circuit(frequency domain)
- 실험 결과 그래프 및 표 : 1Ghz로 설정했을 때
1mHz로 설정했을 때
■
|
|
|
결과를 로그파일과 이미지파일로 저장한다.
7. 정리를 하고 모든 전원을 차단한다.
4 Pre-Lab(예비실험): 검토 및 느낀점
이번 예비실험으로 다이오드 리미터회로와 클램퍼회로, 배전압회로를 멀티심으로 측정해보면서 각각 어떠한 기능을 하는
|
|
|
실험의 2번 결과 값과 5번 결과 값을 비교해 본다면 대략 증폭률이 2정도 차이난다. 즉 예측 했던 2번 결과 값과 5번 결과 값이 거의 같다는 것을 확인 할 수 있었다. 실험목적
실험과정 및 결과
① 폐회로 이득
실험과정
② 이득 - 대역
|
|
|
<RC 직병렬 회로 결과 리포트>
사용한 캐패시터값
Capacitor Number
Rated Value
3
0.1
4
0.1
5
0.47
실험결과값
①직렬
직렬 연결한 총 캐패시턴스
, , 를 직렬로 연결
rms
R에서의 전압
4.920
3.145
==0.045
, 를 직렬로 연결
rms
R에서의 전압
4.903
3.125
=0.082
|
|
메뉴펼치기
