|
4~12장까지의 실험
(1) Figure 3.5의 Y2 논리식, 회로도, 사진, 진리표.
논리식 = B\' ∙ ( A⊕ C ) + ( ( A ⊕ C ) ⊕ D ) ∙ B
2. Figure 3.5의 Y2의 little m notation.
F = ∑m(2,3,5,6,8,9,12,15)
3. Karnaugh map과 minimize논리식
4. Minimize된 회로
|
|
|
[ERROR : 10731] 오류 발생. I. 서론
II. 본론
A. 다이오드 클리퍼
i. 클리퍼란?
ii. 직․병렬 클리핑 회로
a) 직렬 클리핑 회로
b) 병렬 클리핑 회로
iii. 바이어스된 클리핑 회로
a) 바이어스된 병렬 클리핑 회로
b) 2중 바이어스된 병렬 클
|
|
|
로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
출력, 전달 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
|
|
|
estad, LOUUS NASHELSKY 저
http://cafe.naver.com/whduddn0317
컬렉터 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://naotow1.tistory.com/23154
알파, 베타
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
|
|
|
aver/100038196768
Electronic devices and Circuit theory 전자 회로
저항수치 읽는 법
http://blog.naver.com/ckmoo/140007543861
http://kr.blog.yahoo.com/jskccm/2477
Breadboard 사용법
http://pepsiman.tistory.com/122
|
|
|
전자 회로 - 기현철 저
http://blog.naver.com/earthshake/150029895540
병렬 구성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
전자 회로의 기초 - 김재요 저
http://blog.naver.com/earthshake/150029895540
http://pinkwink.kr/237 (1) 옴의 법칙
(2) 직렬 구성
(3) 병렬 구
|
|
|
렉터 피드백 바이어스 포화 레벨
참고 문헌
이미터 바이어스
전자 회로-Robert L. Boylestad, LOUUS NASHELSKY저
http://blog.paran.com/qrp/35131739
컬렉터 바이어스
전자 회로-Robert L. Boylestad, LOUUS NASHELSKY저
http://blog.paran.com/qrp/35123634
|
|
|
결과를 이용하여 설명하라.
순방향 바이어스에서는 인가전압이 0.7V이상일때 많은 전류가 흐르게 된다.
(3)표 3-4에서 역방향 전류의 큰 변화가 있었는지 측정에서 얻어진 결과를 이용하여 설명하라.
큰변화가 없다.
이유는 눈사태항복이 일어
|
|
|
ULL): TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할때 사용.
DC OFFSET(PULL): 출력신호에 양 또는 음의 DC 성분을 첨가할 수 있다.
OUTPUT: 주 출력이 출력 임피던스 50Ω으로 출력되는 BNC 단.
AMPLITUDE: 출력신호의 레벨을 0에서
|
|
|
아트-소스 사이의 전압에서 드레인-소스 사이 전압의 변화가 드레인전류를 변화시키는 함수로서 이러한 곡선은 JFET드레인 특성곡선이라고 한다.
3. 그림 19-3의 곡선이 평평해지기 시작하는 점에서 구할 수 있는 것은?
(a) IDSS (b) VP (c) VGS(off) (d)
|
|
메뉴펼치기
