|
회로를 구성한다.
(7) SW1, SW2의 상태에 따라 Q1, Q2의 상태를 주파수 관점에서 관찰하여 시간도표를 완성하라.
6. 실험 결과
A. SR latch
- SR latch의 특성 실험을 위해 <그림 1>의 회로를 구현하였다.
- S와 R의 조합을 통해 <표 1>과 같은 특성표
|
|
|
DMM의 COM단자와 플러그(plug)의 접지단자 사이의 저항을 측정하면 얼마가 되겠는가?
▶ 접지선이 존재한다면 측정 시 저항은 0Ω이 된다.
전자 전기 실험
3월 7일 예비 레포트
- 저항, 전압, 전류의 측정 1. 목적
2. 실험준비물
3. 실험계획서
|
|
|
결과는 이득을 갖는 반전 가산기가 될 것이다.
3. 시뮬레이션 결과 및 분석
1) 실험1 : 반전 증폭기
1) 반전 DC 증폭기
DC 증폭기 회로도
시뮬레이션 결과
분석 : 다음의 회로는 반전 DC증폭기 이다. (-)단자에 전압원이 연결되어있고 이것이 feedback
|
|
|
흐르는 전류에는 높은 저항을 유도 한다. Ⅰ. 개요 (Introduction)
Ⅱ. 이론 (Theory)
Ⅲ. 실험장치 및 실험절차 (Apparatus & Procedure)
Ⅳ. 데이터 및 결과 (Data & Results)
Ⅴ. 오차분석 (Error Analysis)
Ⅵ. 토의 (Discussion)
Ⅶ. 참고문헌 (References)
|
|
|
전자 부품들이 이 장에서 공부한 드모르간의 정리와 부울 대수, 그리고 카르노 맵을 통한 간략화를 통해 이루어져 있다는 것을 알게 되었다. 뭐든 기초가 중요하다는 것을 다시 한 번 깨달았고 한 단원씩 해 갈수록 점점 더 흥미가 느껴진다.
|
|
|
실험후기
이번 실험은 각종 전력계의 사용법을 익히고 와트미터를 이용하여 단상회로의 전력 및 역률을 측정하고, 3상 전력계를 이용하여 3상회로의 전력 및 역률을 측정하는 실험이었다.
1학기 기초전기 전자 시간에 배운 부분이라서 이론
|
|
|
법칙은 전기 및 전자공학 분야에서 가장 많이 쓰이는 법칙이므로 반드시 알아 두도록 주지시킨다. Ⅰ. 목 적
Ⅱ. 관련 이론
Ⅲ. 실험 기기 및 부품
Ⅳ. 실험 방법
Ⅴ. 예비 과제
Ⅵ. 실험 결과 및 과제
1. 실험 결과
2. 과제
※포 인 트※
|
|
|
회로망 내의 전원도 제거한 상태에서의 부하단자 사이의 저항값이다.
= 6V
결과적으로 테브닌의 등가회로는 아래와 같이 된다.
3. 실험 준비물
전원장치
0~15V 가변 직류전원<regulated>
측정계기
DMM 또는 VOM
0-5mA 전류계
저항기 (1/2-W, 5%)
330 1
|
|
|
실험과정 Pspice로 구현
제목 : 실험 24. 중첩의 정리
1. 실험 목적
(1) 중첩의 정리를 실험적으로 입증한다.
2. 관련이론
“전기, 전자 회로에서 여러 개의 전원을 포함할 때 회로 내의 임의의 한 점을 흐르는 전류(혹은 두 점 사이의 전위차)는 모
|
|
|
http://www.google.com/ 1. 실험 목적
2. 실험원리
3. 기구및 장치
4. 실험 방법
5. 실험시 주의사항
6. 결과
7. 분석
8. 고찰및 개선사항
*참고문헌
전자기학 실험 최고의 자료입니다. 믿고 받아가세요.
더이상의 참고문헌은 필요 없습니다.
|
|
메뉴펼치기
