|
실험
사인파
톱니파
구형파
1000Hz
2000Hz
표 2 함수발생기의 실험
크기(%) (화면대비)
25
50
75
100
1.94
3.84
5.96
7.96
Vrms(=)
0.686
1.358
2.107
2.814
테스터에 의한 측정값()
0.672
1.35
2.10
2.82
표 1
발생 파형의 주파수()
10Hz
100Hz
1K
10K
1000kHz
측정주기T[ms]
100ms
10ms
1ms
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2014.06.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험실에서의 전압과 전류측정에 있어서 디지털 계기에 비해 아날로그 계기가 갖는 장점은 어떤 것들이 있는가?
- 먼저 DMM의 경우 측정을 위하여 계기에 전원을 공급해줘야 한다 그러나 VOM의 경우에는 자체적으로 해결이 가능하여 계기에 별
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2010.04.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
[ERROR : 10731] 오류 발생. I. 서론
II. 본론
A. 다이오드 클리퍼
i. 클리퍼란?
ii. 직․병렬 클리핑 회로
a) 직렬 클리핑 회로
b) 병렬 클리핑 회로
iii. 바이어스된 클리핑 회로
a) 바이어스된 병렬 클리핑 회로
b) 2중 바이어스된 병렬 클
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
미세한 오차가 발생.
소감
일 때 전력이 최대로 전달되는 최대 전력 전달 법칙을 실험을 통해 입증함.
원하는 저항이 없을 때, 가지고 있는 저항을 직렬 연결하여 원하는 저항을 만들 수 있음. 결과값
계산과정
그래프
오차원인
토의
|
- 페이지 2페이지
- 가격 1,100원
- 등록일 2010.03.29
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
.
<그림 4.3> 실험회로(키르히호프의 전류법칙)
② 다음의 표를 완성하라.
인가전압[V]
I1
I2
I3
I4
I2+I3
RT
I1×RT
5V
4.728m
3.28m
1.468m
4.728m
4.748m
1.047k
4.85V
8V
7.558m
5.247m
2.346m
7.558m
7.593m
7.91V
(2) 키르히호프의 전압법칙
① <그림 4.4>에 보인 회로를
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2010.03.09
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
스 공통 증폭기의 실제 실험 회로와 시뮬레이션 결과이다.
시뮬레이션에서는 Vin > Vout 으로 AV가 1보다 작은 결과가 도출되었는데, 결론부터 언급하자면 시뮬레이션의 오류이다. 실제 실험에서는 AV가 1 이상이 되도록 나왔고, 회로가 증폭기
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험을 통하여 커패시터의 기능을 좀더 세부적으로 이해할 수 있었고 커페시터에 저항이 딸린 회로에 전압을 걸어주어 저항 및 커페시터에 걸리는 전압의 파형을 확인할 수 있었다. 커패시터, RL 회로의 과도 응답
1. 요 약
2. 실험 준
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.05.10
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자 소자를 리미터라고 합니다. 실험 5
DIODE Limiter And Clamper
Diode limiter
Limiter Circuits
직렬 다이오드 리미터
직렬 다이오드 리미터 그래프
직렬 다이오드 리미터 (부의 리미터)
병렬 다이오드 리미터
병렬 다이오드 리미터 그래프
|
- 페이지 22페이지
- 가격 3,000원
- 등록일 2010.12.27
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험목적
1. 빈브릿지 발진기를 결선하여 특성을 측정하고 고찰한다.
2. 병렬-T 발진기를 결선하여 특성을 측정하고 고찰한다. 실험 38. 연산 증폭기를 이용한 발진기
• 실험 목적
• 선지행 회로망
• 빈브릿지 발진회로
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2010.12.27
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로를 사용하면 되는데, 이 회로는 저주파 이득을 제한하게 된다.
그림 3-5 개선된 적분기 (저주파이득의 제한)
실험 6 OP - AMP 실험
◎ 결과 보고서
2. 2) 1. 5hz 1khz
10khz 100khz
2. 2) 2. OP - AMP 출력이 느려서 스위칭할 때 딜레이가 생긴다.
100hz 1khz
10k
|
- 페이지 12페이지
- 가격 2,400원
- 등록일 2008.12.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|