|
전자 방출
가.열전자 방출:금속을 가열했을 때 전자가 탈출 준위를 넘어 공간으로 탈출하는 현상.
(열 전자:가열에 의해 방출된 전자)
나.특징
o.방출된 전자는 공간 전하를 만들고,외부 전기장등의 작용이 있으면 전자류를 만든다.
o.방출에 필
|
|
|
인두 팁 표면을 연마해서는 안 된다.
인두 팁 사진을 첨부한다.
그림 4 인두 팁
-납땜인두 팁의 적정온도
납 1.실험 제목
2.목적
3.관련이론
1.납땜의 개요
2.납땜의 재료 및 도구
3.작업방법
4.불량검사
5.유의사항
6.실험검토
|
|
|
전기가 들어오지 않자 밤엔 약탈이 일어났고, 지하철, 전화, 공항, 고층건물 기능 등이 마비되어 수많은 사람들이 고통을 겪었다고 한다. 또 첨단기기들이 고장 나거나 생산을 못하게 되어 단 한 시간 만에 수천억 원의 손해를 보았고, 은행업
|
|
|
험 1>과 <실험 2>는 QA와 QB의 출력값이 High가 될 때마다 Y0, Y1, Y2, Y3값도 한번 씩 High값을 출력하는 것을 알 수 있다. 먼저 0~80ns 구간을 보면, QA가 High로 출력된 구간 10~20ns에서 Y1이 출력되었고, QA, QB가 같이 High로 출력되는 구간 30~40ns에서 Y
|
|
|
신호 x(t)를 샘플링하여 디지탈 데이타 열 로 변환하고 이것에 선형연산 을 하여 출력값 을 구하고 이것을 아날로그 값으로 변환한다. 회로는 A-D/D-A 변환부와 디지탈 연산부로 구성되며 이 연산부는 범용의 승산기, 컴퓨터, DSP 등이 이용된다.
|
|
|
계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가? 그렇지 않았다면 그 이유를 분석하라.
이번 실험에서는 설계실습계획서에서 설계한 회로보다도 교과서에 나와 있는 회로도를 참고해서 실험하였다. 어찌되었든지
|
|
|
계획서에서 얻었던 결과 파형(아래서부터 Q1, Q2, Q3, Q4 순서이다)과 동일한
결과가 잘 나왔음을 확인해 볼 수 있다.
2. 결론
2007
앞에서 언급한 것처럼 이번 실험은 설계실습 계획서에서 예상했던 결과가 아주 잘 나왔다. 물론 회로를 설계하는
|
|
|
험과 마찮가지로 우리가 원하던 값에 도달하지 못했다.
▣ 3.6 Degeneration R, Coupling C, Bypass C의 역할에 대해 서술하라. 설계한 회로에서 Bypass C의 유무에 따른 출력전압을 그래프로 그리고 차이점을 서술하라.
Degeneration Resister
증폭기 성능의 변
|
|
|
계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가?
그렇지 않았다면 그 이유를 분석하라.
전제적으로 설계실습에서 설계한 회로대로 잘 동작하였다. 특별한 계산을 요하는 실험이 아니었기 때문에 실제로 빵판에 회
|
|
|
계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로 또는 방법이 틀렸다면 왜 틀렸다고 생각되는가?
사실 실험의 결과와 그래프의 형태를 보면 실험은 큰 문제없이 잘 이루어진 것처럼 보인다. 하지만 위에서도 잠깐 언급
|
|
메뉴펼치기
