|
순서
▶ S- R 래치
1. 그림 15-3의 S- R 래치를 구성하라. 여기서는 선이 SPDT(single-pole double-throw) 스위치의 역할을 대신한다. LED는 논리 모니터로 사용된다. TTL 논리에서는 공급전류보다는 수요 전류가 훨씬 크기 때문에 LED는 출력이 LOW일 때 ON되도
|
|
|
논리 연산과 산술 연산을 수행하여야 하고, 이를 위한 조합 논리 회로를 구성하기 위한 연산 회로들을 갖추어야 하며, 연산할 데이터와 연산된 결과를 필요할 때까지 보관하고 있어야 한다.
연산 장치(ALU, arithmetic & logic unit)는 프로그램의 명
|
|
|
회로를 구성한 것으로서 NAND와 NOR등 다른 논리회로와 조합하지 않고 7474 전용칩을 사용하여 구성하였다. D형 플립플럽은 CP가 들어올 때, D값이 0이면 Q도 0이고 D값이 1이면 Q값도 1임을 보여주었다. 즉, 파형이 똑같이 나오나 시간지연이 있음을
|
|
|
같이
전가산기와 BCD 가산기의 시뮬레이션 결과 Sum과 Carry 모두 이론결과와 동일하게 나옴을 확인 할 수 있었다.
9. Data Sheet
첨부 #-3 1. 주 제
2. 목 적
3. 관련 이론
4. 설계 순서
5. 소자 선택
6. 회로도
7. Simulation
8. 결과
9. Data Sheet
|
|
|
논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티메타(검은색은 접지에 접속, 붉은색 선은 전원 또는 신호출력단에 접속)를 사용하여 전압을 확인한다. 전원을 OFF하고 다음 순서대로 실험을 진행
|
|
|
순서로 계산할 수 있게 된다.
1: 피감수 010110의 각 비트를 반전 (NOT)한다. → 101001
2: 거기에 1을 더한다. → 101010
3: 거기에 감수 100101을 더한다. → 1001111
4: 최상위 비트를 무시한다. → 001111
이것을 회로로 그리면 다음과 같다.
6비트 감산기
이
|
|
|
설계를 완료한 후 회로를 구성하고 시험한 후 결과를 요약하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
❍시스템의 기본적 동작
❍작동 요구사항
❍제어 논리에 대한 진리표
❍제어 논리의 설계
|
|
|
순서 5에 대한 타이밍 다이어그램
1A
1Y0
1Y1
1Y2
1Y3
결과 및 결론 :
▶ 이번 실험은 디멀티플렉서를 이용한 조합 논리라는 주제로 실험을 하였습니다. 이 실험의 목표는 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계, 오실로스코프를
|
|
|
조합 회로로 출력은 두 개를 가지며 각각의 출력은 서로 보수 관계를 유지한다. 그러므로 두 개의 출력이 보수 관계를 갖지 않은 입력은 허용하지 않는다.
(2). 순서(순차) 논리 회로의 종류
. RS 플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반
|
|
|
순서를 제어하는 타이밍 신호를 만드는 데 사용
① 비동기형 카운터
- 앞 단 풀리풀롭의 출력이 다음 단 풀리풀롭의 입력이 되는 카운터
- 일반적으로 풀리풀롭을 n 단 접속한 n 단 카운터는 2n 개를 계수할 수 있다.
( a ) 회로도
( b ) 카운터
|
|
메뉴펼치기
