|
3. 설계 실습 계획서
(1) 전가산기에 대한 진리표를 작성하여라.
- 먼저 가산기에 대해서 알아보자. 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되
|
|
|
회로이다. 그리고 4pin 짜리 딥스위치는 BCD 입력을 주기 위해 연결했다. 첫 번째 덧셈기를 거치면서 뺄셈이나 덧셈의 연산을 한후 Carry Out의 출력과 Carry In의 값을 이용하여 설계한 논리 회로들이 동작하여 두 번째 덧셈기에서 뺄셈 및 덧셈연산
|
|
|
회로 상에서 직접 해보는 것도 좋은 방법이다. 실험 목표
<실험 1>
<실험 2>
사용 부품
<실험 1>
<실험 2>
관련이론
1. 불 대수(Boolean algebar)
2. 논리 게이트
3. 드 모르간의 정리
<드모르간의 제 1정리>
<드모르간의 제 2정리>
* 출처
|
|
|
회로의 동작을 제어하는ㄷ p에주용한 역할을 하는 회로이며 대표적인 순서 논리 회로 중의 하나
- 계수기는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로의 상태가 변하는 것을 이용
- 플립플롭 회로와 게이트의 조합으로 구성
-
|
|
|
논리 0으로, 0볼트를 논리 1로 하는 부 논리.
☞ 부 논리 : 두 개의 전압 레벨 중에 높은 것을 논리 0으로 대치하고 낮은 것을 논리 1로 대치한다.
[부 논리 정리]
정 논리에 의해 입출력 변수가 결정될 때 조합 논리 회로(Combination logic network)가 어
|
|
|
회로적으로 UDR의 내용이 로드되어 BAUD 클럭에 맞추어 시프트 되면서 TXD핀으로 송출된다.
- 수신부
주요 레지스터로는 UDR(UART Data Register), UCR(UART Control Register), USR(UART Status Register)이 있다. RX_Shift_Register는 RXD핀으로 수신된 신호가 수신 BAUD 클럭
|
|
|
논리 회로를 알아보자. 출력 데이터는 선택된 입력 데이터와 같다. 입력 데이터와 선택 입력 항을 사용하면 출력에 대한 논리식은
일반적으로 2n×1 라인 멀티플렉서는 각 AND 게이트에 대해 하나씩 2n개의 입력선을 첨가함으로써 n×2n 디코더로
|
|
|
논리 게이트나 표준 TTL IC의 그래픽 심벌을 조합하여 설계하는 소위 게이트 레벨 설계는 대상회로의 규모가 커지면 전체의 동작상태를 파악하거나 일시에 시뮬레이션 하기가 어려워진다. 그러므로 대상규모가 큰 회로의 설계는 HDL을 이용하
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사
|
|
|
여부
2. 근기법 제31조 제1항의 ‘협의’의 의미
3. 경영해고의 노동쟁의의 대상여부
Ⅷ. 비정규직노동자의 법적 문제
1. 개념
2. 유형
1) 근로자파견법상의 파견노동자
2) 방송사비정규 노동조합
3) 도급과 파견의 구분
참고문헌
|
|
메뉴펼치기
