|
조합이 생긴다.
A\'B\'C\'DE(00011)
A\'B\'CD\'E(00101)
A\'BC\'D\'E (01001)
AB\'C\'D\'E(10001)
A\'B\'CDE\'(00110)
A\'BC\'DE\'(01010)
AB\'C\'DE\'(10010)
A\'BCD\'E\' (01100)
AB\'CD\'E\'(10100)
ABC\'D\'E\'(11000)
3 다음 회로를 구성하고 실험하여 0∼9를 표시하기 위해 ABCD 입력을 결정하라.
십
|
|
|
회로도도 책에 나와있었고 그에 관련된 이론 설명들도 많았기 때문이다. 하지만 두자리 이상으로 넘어가면 설계하기가 매우 어려워질 것 같다.
② 회로도 그리기의 중요성
본인은 이번 실험의 예비 보고서를 작성할 때 회로도를 연습장으로
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사
|
|
|
멀티플렉서는 2ⁿ 개의 입력 데이터로부터 정보를 받아들여 N개의 선택 입력에 의해 선택된 정보가 단일출력선을 통하여 신호를 전송하는 조합회로로서, 선택되는 한 개의 입력선은 선택입력의 비트 조합에 의해서 결정된다. 없음
|
|
|
조합해서 설계할 수가 있다. 이러한 설계 방식은 어떤 특수한 용도에 맞게 설계할 수 있는 장점이 있다. 그렇지만 CPU는 컴퓨터의 부품 중에서 광범위하게 사용되는 소자이므로 표준화된 하나의 집적회로로 설계하는 것이 유용할 수가 있다.
|
|
|
.
② 현재의 출력 상태가 , 인 경우
과 이 에 입력되면, 출력은 이고, 과 이 에 입력되면, 출력은 이므로 , 인 상태에서 이 입력되면 출력은 , 로 현재 상태를 유지한다. 멀티플렉서(Multiplexer)
디멀티플렉서 (Demultiplexer)
래치(Latch)회로
|
|
|
논리회로 실험, 생능출판사
이순흠 외 3명(2008), 웹기반 디지털 논리회로 가상실험실의 교육효과, 한국컴퓨터교육학회
오윤정(2005), 부울대수와 논리회로 학습을 위한 웹 코스웨어 설계 및 구현, 전남대학교
최수정(2004), 조합논리회로 학습을
|
|
|
회로입니다.
입력 변수를 피감수는 A, 감수는 B, 아랫자리에서의 빌림수를 C라 하고, 출력은차 D와 현재 자리에서 발생한 빌림을 Bn이라 하면 진리표는표 4-9와 같다.표 4-9에서 3 변수 입력의 여덟 가지 조합에 대하여 차와 빌림수의 논리함수를
|
|
|
1. 조합논리회로
조합논리회로는 입력 신호의 조합에 따라 즉시 출력을 생성하는 논리회로의 한 유형으로, 메모리 요소를 포함하지 않는 것이 가장 큰 특징입니다. 즉, 조합논리회로의 출력은 오직 현재의 입력 신호에만 의존하며, 이전 상태
|
|
|
전기전자회로실험
- 실험6. 논리조합회로의 설계 -
1.개요
◎ 논리게이트 조합으로 복잡한 논리적 함수관계 구현 및 불필요하게 복잡한 논리를 단순화 시키는 K-map 응용 방법을 익히고 don’t care 조건을 다루는 예를 실습한다.
◎ 조
|
|
메뉴펼치기
