|
및 토론
이번 실험은 부울대수의 규칙에 대해 알아보는 실험이다. A+AB=A 와 A+AB=A+B의 회로를 설계하고 3-입력 변수의 진리표를 작성한 후 드모르간의 정리를 사용해서 같은 회로인가를 알아보는 실험이다. 그림 7-2의 회로는 입력이 같은 OR게이
|
|
|
차이
○ 비동기식 계수기 (asynchronous counter)
● 가상실험
● 예비보고서
● 동기식 계수기
● 가상실험
● 결과 보고서
○ 비동기 계수기
○ 7진 리플 카운터 설계
○ 10진 리플 카운터 설계
●동기 계수기
●비고및 고찰
|
|
|
파형에 다른 색깔로 표시하라. 위상 편이각을 측정하여 표의 2난 VBD난에 기록하라. 모든 측정이 끝났으면 신호 발생기와 오실로스코프의 전원을 차단하라.
4. 예 비 보 고 서
그림에서 V=1Vp-p이고 f=60㎐일 때 VDB크기와 위상을 구하여라.
|
|
|
각각 단지 2-to-1 멀티플렉서와 1-to-2 디멀티플렉서만 중첩 사용해서도 구현이 가능하다.
(a) 8-to-1 멀티플렉서
(b) 1-to-8 디멀티플렉서
2.참고 문헌
-이병기, “디지털 공학실험” p.55-70
7404
7400
7410
74139 1. 실험 관련 이론
2.참고 문헌
|
|
|
A' (NOT)14. F = A'+B
15. F = (AB)' (NAND)16. F = 1
A
B
F
0
0
1
0
1
1
1
0
1
1
1
0
A
B
F
0
0
1
0
1
1
1
0
1
1
1
1
Basic Gate - AND, OR, NOT
Complex Gate - NAND, NOR, XOR, XNOR
2.14 다이오드와 저항을 이용하여 정 논리(positive logic)의 AND 게이트 및 OR 게이트 회로를 각각 그리고, 각각의 입
|
|
|
외의 구간에서는 R1과 R2로 인해 약 1/2 기울기를 유지하며 출력 전압이 증가했다. 피크값은 2.9V로 비슷하였다. 전자회로실험 예비보고서
4장. 파형 정형 회로
1. 실험 목적
2. 이론
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
|
|
|
흐르는 전류의 크기는 같고 위상은 반대여서 전류의 합이 최소가 되고 저항에 최대 전류가 흐르는 것을 알 수 있었다. 실험 6. 공진 회로
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
|
설계4 결과보고서>
AD / DA 컨버터 응용 전기회로설계
실험1. 전압 가산형 D/A 변환기
1-1) X 의 저항값이 1kΩ일 때
1-2) X 의 저항값이 10kΩ일 때
실험2. 7490을 이용한 D/A 변환
2-1) 주파수 발생기(Timer IC 회로)를 이용하여 계단파형 측정
2-2)
|
|
|
발생기의 출력임피던스는 50Ω 이다. 함수 발생기의 출력이 -2V ～ 2V, 10㎑ 정현파이고 출력에 10㏀ 저항이 아래 그림과 같이 직렬로 연결되어 있다. 51Ω에 -2V ～2V, 10㎑ 정현파가 걸리도록 점선 안에 들어갈 회로를 Op-Amp를 이용하여 설계하고 PSP
|
|
|
PSPICE에서 VPULSE를 이용하고 V1=-5, V2=5, TD=0, TF=1P, PW=0.5m, PER=1m로 놓아라.)
최대전압=14.6V, 최소전압=9.5V 전자회로실험 예비보고서
1장. 연산 증폭기 기본 회로
1. 실험 목적
2. 이론
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
|
|
메뉴펼치기
