|
Switch 4개
- 점퍼선 다수
3. 설계 실습 계획서
(1) 7-segment / Decoder에 대한 진리표를 작성하여라.
- 왼쪽과 같이 우리가 길을 가다 많이 볼 수 있는 LED를 7-segment LED라고 한다. 그림과 같이 A~G 7개의 segment와 소수점을 나타내는 DP 가 있다.
|
|
|
3. 설계 실습 계획서
(1) 전가산기에 대한 진리표를 작성하여라.
- 먼저 가산기에 대해서 알아보자. 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되
|
|
|
설계]
3dB BW Gain (V/V)
Common Source 10kHz ~ 20kHz 65dB
Cascode 10kHz ~ 200kHz 65dB
표 1 CS, CA 증폭기의 설계 목표
(1) PSpice를 이용하여 NMOS Transistor(IRF540), R, C를 연결하여 위의 성능을 만족하는 CS 증폭기를 설계하시오. 단, 전원 전압 VDD = 10 V, Rsig = 0 ㏀, R_L= 1
|
|
|
3. 설계 실습 계획서
(1) 스텝 모터의 회전각은 가해진 펄스 수를 조정함으로써 제어할 수 있다. 만약 1회전 100 펄스의 스텝 모터가 있다면, 구동회로에서 1개의 펄스를 보낼 때 스텝 모터는 몇도 회전하는지 계산하시오.
Sol> 1회전에 360도를
|
|
|
회로도를 그리시오. 단 CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하시오. 또한, Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터에 상태에 따라 LED에 불이 들어오도록 회로도를 그리시오.
|
|
|
3. 설계 실습 계획서
입력 X와 출력 Z를 가지는 패턴 인식기를 설계하고자 한다. 입력 비트 stream에서 X가 0010111로 들어올 때 출력 Z는 1이 되며, 패턴 인식기의 출력값을 Display 할 수 있는 회로도도 함께 설계 한다. (패턴 인식기의 출력값을 Displa
|
|
|
R과 C를 이용하여 설계하시오.
- High-pass filter는 위 회로에서 R_4와 C_C 로 이루어져 있다. 고주파 신호는 C_C를 통과하고 저주파 신호는 C_C를 통과하지 못한다. 신호가 R_1~R_2를 통과해야 증폭기인 OP-Amp에 전압이 인가되기 때문이다.
|
|
|
설계 실습 계획서
(1) 그림 1에 주어진 Wien Bridge 회로에서 V+와 V_out의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하시오.
- 먼저 Wien Bridge oscillator에 대해서 알아보자. Wien Bridge oscillator는 sine waves를 만
|
|
|
- Quad 2 Input XOR Gate (74LS86) 2개
- 점퍼선 다수
3. 설계 실습 계획서
(1) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계하라.
|
|
|
확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (74LS00) 6개
- Hex Inverter (74LS04) 3개
3. 설계 실습 계획서
(1) JK Master/Slave 플립플롭의 1’s catching에 대해 조사하라.
|
|
메뉴펼치기
