|
3주차
설계목표 및 관련이론습득
자료수집 & 회로도 작성
예비 제안서 작성 & 발표
부품구입 및 회로도 설계
결과 측정 및 분석
최종 보고서 작성 목차
1. 설 계 목 표
2. 회 로 도
3. 설계결과
4.TROUBLE SHOOTING
5.사용부품& 내역
6.스케줄
|
|
|
Digital watermarking
2) XrML(eXtensible rights Markup Language)
3) DOI(Digital Object Identifier)
4) 기타 방식들
2. 표준화
1) HTML
2) PDF
3) XML
3. 전자책 단말기
1) 내용 표시
2) 검색 및 주석기능
3) 통신 및 외부기억장치
4) 부가기능
Ⅸ. 디지털 도서실 운
|
|
|
회로이며, 오른쪽은 Bypass Capacitor가 있을 때의 파형입니다. 시뮬레이션 값과는 많은 차이를 보이긴 하나, 주어진 저항들이 정확하지 않은 점과 확률적으로 MOSFET이 고장을 일으킬 수도 있는 상황이기 때문에 이정도 값에서 만족해야 했습니다.&
|
|
|
전압 전달 특성표와 진리표를 작성하시오.
A
B
F
0
0
0
0
1
0
1
0
0
1
1
1
AND
A
B
F
0V
0V
0V
0V
5V
0V
5V
0V
0V
5V
5V
5V
ORA
B
F
0
0
0
0
1
1
1
0
1
1
1
1
A
B
F
0V
0V
0V
0V
5V
5V
5V
0V
5V
5V
5V
5V
2.15 긴 복도의 양쪽에 각각 한 개씩의 스위치가 있고 중앙에 전등이 하나 있다. 어느
|
|
|
스텝모터 사정상 LED를 통한 74LS194를 확인하였습니다.
- “그림 1”에 회로도로 구성한 후, OUT 1~4를 다시 “그림 2”에서 QA~D 와 연결 후 저항과 함께 LED를 연결하였습니다. ULN2003AN과의 연결 부분은 단락 시켰습니다.
|
|
|
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output
SELECT
STROBE
G\'
Y0
Y1
Y2
Y3
S1
S0
X
X
H
X
X
X
X
0
0
L
0
1
1
1
0
1
L
1
0
1
1
1
0
L
1
1
0
1
1
1
L
1
1
1
0
실험5) JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여
|
|
|
회로로 고치면 그림 3(a)와 같이 전원이 포함된 능동회로는 VTH 와 RTH 가 직렬 접속된 것과 같다. 이것을 테브난의 정리라고 한다.
그리고 그림1을 식 (3)에 따라 등가회로로 고치면 그림 3(b)와 같이 전원이 포함된 능동회로는 IN 과 RTH 가 병렬
|
|
|
전압이 (2/3)VCC에 도달하면 출력이 HIGH에서 LOW로 전환.
8번 핀
- VCC
4.5 볼트 정도의 전압이 인가되어야 함.
4. PSpice 시뮬레이션 회로도 및 결과
실험 1) NE555 응용회로의 동작 이해
① NE555 Timer 회로를 구성하시오.
② 555 Timer의 출력에서 나오는 구
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
(1) 반가산기(half adder)
(2) 전가산기(full adder)
5. Simulation
실험1 - Half Adder
실험2 - Full Adder
실험3 - 2 Digit Adder
실험4 - 2 Digit Adder_Subtractor
6.Experimental Results
실험 1~5
A. Data
B. Discussion
7. Analysis
8. Conclusion
9. References
|
|
메뉴펼치기
