|
플립플롭의 Tplh 및 Tphl >
< 74LS74 D 플립플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출
|
|
|
회로도 및 결과
- 부울대수와 카르노맵 실험
A
B
C
X
Y
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
- RS Flip-Flop 실험 (NOR게이트 사용한 S-R래치)
S
R
Q
Qvar
0
1
0
1
0
0
0
1
1
0
1
0
1
1
0
0
0
0
X
X
- RS Flip-Flop 실험 (NAND게이트 사용한 S-R래치)
S
R
|
|
|
회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송 실험 1. 논리 게이트 1
1. 실험 목적 …………………………… 1
2. 기초 이론 …………………………… 1
3. 예비
|
|
|
및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송 실험 1. 논리 게이트 1
1. 실험 목적 1
2. 기초 이론 1
3. 예비 보고서 4
|
|
|
플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (74LS00) 6개
- Hex Inverter (74LS04) 3개
3. 설계 실습 계
|
|
|
회로도 및 결과
실험 1) Encoder 74LS148의 동작 이해
※ 실험 1 회로도 ※
※ 실험 1 초깃값 ※
※ 실험1 초깃값 이유
- 실험1의 회로도에서 초깃값은 스위치가 모두 열려 있는 상태로, 최대값인 4가 뜬다.
※ 실험 1 FND 출력 : 0 ※ ※ 실험 1 FND 출력 : 1
|
|
|
플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌는 것을 알았다. 또한 특별히 설계한 Edge-trgger RS 플립플롭은 Clk 신호가 0에서 1로 바뀌는 순간에 입력을 샘플링하는 Positive Edge-trggered RS 플립플롭임을 확인하였다. 1. 설계실습 내용 및
|
|
|
및 hold 시간, , 와 ,에 대해 재료값을 조사하고 그 정의를 제출한다.
▶ 74LS73 JK 플립플롭
≪ 그 림 ≫ 9장 예비 레포트.hwp………………………………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
10. 4-bi
|
|
|
및 고찰
이번실험은 래치를 이용한 되튐현상제거와 게이티드 D래치를 이용한 침입자 경보장치 그리고 D플립-플롭의 성질을 알아보는 실험이었다. 그래서 다양한 IC와 약간 복잡한 회로 구성으로 인해 우리는 디지털 공학책을 펴고 다시 공부
|
|
|
및 부품
사용기기
- 직류 전원공급기
- 함수발생기
- 오실로스코프
- 디지털 멀티미터
사용부품
- 예비보고서 참조
실험방법 및 순서
예비보고서에서 설계한 D/A 변환기를 구현하고, 그 동작을 확인하시오.
예비보고서에서 설계한 S/H 회로를 구
|
|
메뉴펼치기
