|
이유를 생각해
보자.
⑦ 저항과을 값을 달리하여 실험을 하고 각각의 입력파형과 출력파형을
그리고 전압이득을 구해본다.
● 비반전증폭기
① OP amp의 작동을 위해서 OP amp 에와를 걸어준다.
② 그림13-7의 반전증폭기 실험회로와 같이 비반전
|
|
|
전압 이득 증가가 목적
(2) NPN BJT 공통 이미터 증폭기가 2단으로 구성된 회로를 그려서 설명하고
전압이득, 전류이득, 전력이득을 구하시오.
-공통 이미터 증폭기 2단이 용량성결합으로 앞 단의 직류바이어스가 다음 단에 영향을 미치지 못하게
|
|
|
시뮬
측정
12V
12V
12.757V
0A
0A
0.00005A
-12V
-12V
-11.307V
1.7uA
1.776uA
0.00005A
■ 실험회로 2 : BJT AB급 전력증폭기 회로
- 실험 결과 그래프 및 표 :
이론 값
시뮬레이션
측정 값
3.1mV
3.118mV
6.845mV
526.4mV
526.862mV
0.5622V
-520.8mV
-526.862mV
-0.5623V
845.0uA
845.846uA
0.00082A
|
|
|
ltage follower, unity follower)
- 전압 이득
V_0 over V_1 = 1
- 입력 임피던스가 높고, 출력 임피던스가 낮아서 구동 회로의 부하 효과를 막는 완충 증폭회로(buffer)로써 적합하다.
[그림 ] 연산 증폭기-응용회로
*연산 증폭기에 의한 비반전 증폭 회로
전압
|
|
|
회로판, 전선, 파워 서플라이 (입력전압 2개짜리)
실험방법
① 회로판에 OP-AMP 회로를 구성한다.
여기서 이번 실험은 반전증폭기회로와 비반전증폭기회로를 구성한 다.
② 파워서플라이에서 입력전압을 맞추고 OP-AMP 회로에 입력전압을 걸 어준
|
|
|
증폭기회로를 실험했다. 상보대칭 푸시풀 증폭기는 고 전력 음성 증폭기의
출력단에 사용되는 회로이다. 실제 스피커에서는 음성코일이
R_{ L }
대신에 부하로 작용한다. 상보대칭 음성증폭기
의 이러한 활용은 이미터 폴로워의 출력임피던
|
|
|
증폭기이다. 이것들은 주로 저주파에서 별 영향을 끼치지 않다가 고주파로 갈수록 회로에 영향을 끼치게 되는데, 어느정도 이상의 주파수에서 사용시 증폭이 아니라 오히려 감쇄를 시키게 된다. 슬루율 측정시 신호의 특성은 급격히 변하는
|
|
|
피스파이스로 회로설계한 회로도 캡쳐와 시뮬레이션(출력파형)에 대한 캡쳐 실험 .비선형 연산 증폭기회로 (Pspice 회로도,출력파형(시뮬레이션))
-비교기 (회로도,출력파형)
-반파정류기 (회로도,출력파형)
-첨두 검출기 (회로도,출력파형
|
|
|
4.65 mA
4.654mA
4.08mA
28 uA
28.422uA
27uA
5.1 V
5.146V
6.2196V
4.65 mA
4.654mA
0.69mA
2) BJT 2단 증폭기(첫 단: 공통 이미터 증폭기, 둘째 단: 공통 컬렉터 증폭기) 측정 회로 바이어스 측정 결과
이론 값
시뮬레이션 값
측정값
28uA
28.422uA
4.05mA
5.1V
5.146V
3.1748V
4.65mA
4.6
|
|
|
전자회로실험
REPORT
학 과 :
학 번 :
이 름 :
전자회로실험 REPORT
제 목
JFET 공통 소스 증폭기
1. 목적
JFET 공통 소스 증폭기를 구성하여 증폭기의 특성 및 동작 원리를 실험을 통하여 이해한다.
2. 관련 이론
(1) 바이어스회로
JFET 증폭회로의 동작
|
|
메뉴펼치기
