|
실험 회로에서 전체 전류 I 는 가지 전류( I1, I2, I3)로 나누어
졌다가 직류 전원의 [-]극으로 합류한다. 따라서 I = I1+I2+I3 의 관계가 성립
될 것이다. [ 표 5-3 ]의 전류 측정 결과에서 I = I1+I2+I3 의 관계가 성립됨 을 보여라.
→ [표 5-3]에서 전류 측
|
|
|
회로를 구성한 후 저항기 측정 실험에서는 미지의 저항값의 측정 범위를 조작할 수 있는 실험이다. 이것은 라는 식에서부터 과 의 비율을 달리함으로써 조절할 수 있다.
즉, 미지의 저항의 측정범위가 30㏀이므로 의 값을 1㏀으로 하고 의 값을
|
|
|
실험한다. 1. 실험 목적
2. 실험 장비
3. 이론 개요
4. 실험 내용 및 결과
5-1. 문턱전압
5-2. 병렬 클리퍼
5-3. 병렬 클리퍼 (계속)
5-4. 병렬 클리퍼 (정현파 입력)
5-5. 직렬 클리퍼
5-6. 직렬 클리퍼 (정현파 입력)
6-1. 문턱
|
|
|
결과를 참고하면, 한 구조가 다른 구조에 비해서 β 변화에 보다 민감한 명백한 이유가 있는가?
고정바이어스 회로는 를 계산하는 과정에 β가 포함되므로 β의 변화에 더 민감하다.
5. 실험결론
1. 트랜지스터의 값은 전류와 전압을 결정하는 핵
|
|
|
회로 내부에서 발생하는 저항에서 발생한 것이다.
6 ) 문턱전압
이론 개요에서 정의한 것처럼 각 다이오드의 점화 전위(문턱 전압)를 특성곡선 그림으로부터 결정하라. 그림2-5에 근사화한 직선을 보여라.
(Si) = 0.63V
(Ge) = 0.3V
실험결과
1. 역방향
|
|
|
결과 토의 : 실제 실험을 통한 측정 결과, PSpice시뮬레이션의 통한 예상된 값과 실제 실험을 통해 측정된 값이 회로의 실제 구현에 따른 오차를 감안한다면 거의 일치하였다. 오차의 원인으로는 실험에 쓰인 저항의 미세한 오차와 측정 오차,
|
|
|
실험 결과, 입력 전압을 증가시켜주면 출력전압도 같이 증가 하다가 출력 전압이 약 12.54V이상은 증가하지 않는 것을 확인 할 수 있었다.
< 3. 실험 결과에 대한 토의 및 고찰 >
실험 6. 선형 레귤레이터 회로를 통하여 linear regulator의 종류인
|
|
|
실험과정상 오차를 감안하면 감소하는 이론값과 크게 다르지 않았다.
(4) 그림 5-6의 회로에서 차단 주파수보다 큰 주파수의 값들에서 전압이득은 얼마나 빨리 감소하는가?
f (Hz)
오실로스코프 결과
PSpice를 통한 시뮬레이션
Vin (V)
Vout (V)
이득 A
|
|
|
실험이었다. 016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회
|
|
|
ACM이 0이 되어 CMRR값이 무한대가 되지만 실제로는 그럴 수 없게 되는 것이다. 따라서 이 값이 크면 그만큼 증폭률이 좋은 회로임을 알 수 있다 요약문 1
실험내용 2
실험결과 8
문제점 및 애로사항 16
설계프로젝트 진행사항 16
결론 16
|
|
메뉴펼치기
