|
플롭(flip-flop)회로라 부르기도 한다.4) 일 때, 값을 계산하여라. -
- 이번 실험은 설계도 같이 해야 하기 때문에 <실험 7~11>만 실험하였다. <실험 7~11>에서는 회로를 구성하는 데 있어 다소 복잡한 회로 구성이었다. 주요 내용은 555소자 3
|
|
|
측정된 값을 보면 그렇지 못하다는 것을 알 수 있는데, 이는 실험할 때 정확도를 높이기 위해 모든 빛을 차단하고, 정확한 거리에 대해 조도값을 측정하면 조금 더 정확성이 높은 실험이 될 수 있을 것이다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
대로 출력되지 않아 결과값을 제대로 작성하지 못하였고, 그 값을 시뮬레이션을 통해 대체하였다. <실험 4>는 위의 실험들과는 달리 3상 클럭(3-phase clock)회로를 구성하는 실험이었다. CLK과 을 비교하여 측정한 파형을 찍은 사진에서 알 수
|
|
|
대로 출력된다. 그리고 (R,S=0,1)을 입력 시켜주면 0이 출력되야 하므로 Q는 1, 는 0이 출력되는 것이다. 이 상황에서 R, S에 모두 0을 입력 시켜주면 불변이므로 그대로 출력된다. 마지막에는 R, S에 모두 펄스를 가해주면 어떠한 상황 때문인지는
|
|
|
대로 유지한다.3) 실험 5에서 PRESET과 CLEAR는 각각 어떤 역할을 하는가? - 원래 PRESET은 출력을 1로 CLEAR는 출력을 0으로 만들어주지만 우리는 반전회로이므로 반대로 입력해주어야 하는 것이다. 그러므로 PRESET이 1이 입력된 구간에서는 입력이 주
|
|
|
대로 값이 비슷하게 나와 전체적으로 만족스러운 실험이었다. 모든 결과값들이 조금씩의 오차가 발생하였는데, 이는 실험 결과에서 코멘트를 달았듯이, 회로 상 잡음, 브레드보드판의 접선 문제, 연결선들의 결함, 저항의 이상 등 여러 가지
|
|
|
대하여 각 파형을 그려보아라.회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 74139의 입력 A를 출력 Y0와 연결한 회로이다. 결과값을 분석해보면
Y0의 경우 - 계속해서 High값을 출력.
Y1의 경우 - 10.0~20.0ns에서 처음 Low값을 출력, 그 이후에 20.0~
|
|
|
실험이었다. 특히 이번 실험에서는 회로가 복잡하여 진리표대로 값이 나오질 않아 고생을 많이 한 실험이었다. 물론 속도 면에서는 실험 1,2장보다는 빠르게 진행할 수 있었지만, 한 번 회로가 잘못 구성되어지면 수정하는 데 골머리를 앓아야
|
|
|
각해 볼 수 있다. 세 번째 이유로는 저항들끼리 겹쳐져서 합선되는 경우였다. 이 부분에 대해서는 나중에 해결을 하였지만, 그래도 결과가 제대로 나오진 않았다. 네 번째 이유로는 7-Segment LED 장치의 자체적인 문제로 볼 수 있는데, 이번 실험
|
|
|
되었을 수도 있었을 텐데 라는 생각이 많이 드는 설계였다. 결과가 제대로 나오지 않고, 시간도 너무 부족했던, 그리고 여러 가지가 아쉬웠던 설계였으므로, 다음 설계(뿐만 아니라 다음 실험들도)부터는 최대한 만족스러운 결과가 나오기 위
|
|
메뉴펼치기
