|
끝날 때 기분이 너무 좋았다. 앞으로도 이론을 잘 알고 정확한 실험을 하도록 노력해야겠다. ○ 순서 논리 회로
○ 플립플롭(Flip-flop, FF)
● 가상실험
● 클럭은 인가하는 방법
●실험 보고서
● 문제
● 고찰
● 비고 및 고찰
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
|
회로로 출력은 두 개를 가지며 각각의 출력은 서로 보수 관계를 유지한다. 그러므로 두 개의 출력이 보수 관계를 갖지 않은 입력은 허용하지 않는다.
(2). 순서(순차) 논리 회로의 종류
. RS 플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반적인
|
|
|
회로에 저장 되는 값
이 0000이 되어서 초기화가 된다. 그러면 다시 0000부터 10인 1001 까지 카운
터가 되고 다시 0000으로 초기 값으로 되돌아가는 회로가 된다.
-> 동기식: 동기식 카운터는 클리어를 이용 하지 않고 jk 플립플롭의 토글 되는 현
|
|
|
플롭 두 개를 사용해서 직렬 입력-병렬출력 시프트 레지스터 회로를 회로도 3번을 보고 구성하였다. 마지막 실험도 1,2번 회로구성과 같이 하였는데 한 가지 다른점이 있었다. DIN에 1을 인가하고 Q0와 연결된 LED가 점등되는 것을 확인한 후, DIN
|
|
|
회로의 특성을 간단히 설명하시오.
2. 플립플롭 회로의 정의와 종류를 간단히 설명하시오.
3. RS플립플롭의 상태표를 작성하시오.
4. JK플립플롭의 특성을 설명하고 진리표를 작성하시오.
5. T플립플롭과 D플립플롭에 대해 설명하고 상
|
|
|
알 수가 있다. 따라서 이번 실험의 회로도와 실험결과를 토대로 이 실험은 참이라는 것을 알 수가 있다. ＿
수고하셨습니다＿ 1.D 플립플롭(D Flipflop)
2.D 플립플롭을 이용한 JK플립플롭
3.T 플립플롭(T Plipplop)
4.동기식 카운터(Counter)
|
|
|
플립플롭은 JK 플립플롭의 토글 역할을 하므로 toggle 의 약자 T를 붙여서 T 플립플롭이라고 부른다.
실험회로 4 결과
74LS76의 JK Flip-folp 을 이용한 회로의 출력을 조사하라.
회로도
시뮬레이션
분석
위 회로에는 JK Flip-flop 이 2개 쓰였는데 앞의 J
|
|
|
플립플롭의 파형도는 J, K 및 시간 펄스에 따라 주종 플립플롭의 Q0와 Q에 대한 파형도를 나타낸 것이다.
그림 4-24. 주종 플립플롭의 파형도
주종 플립플롭은 JK 플립플롭의 단점인 J, K와 C가 모두 1일 때 출력이 게이트의 전차 지연 시간 주기로
|
|
|
회로도의 측정 결과
1) JK플립플롭 Vcc값 변화 실험
(단 J=5, K=0, PRE=5, CLR=5, CLK=구형파(2sec/5Vdc)이다.)
Vcc
Q
Vcc
Q
5
4.15
1.9
0.23
4.7
3.85
1.8
0.19
4.4
3.56
1.7
0.18
4.1
3.26
1.6
0.17
3.8
2.97
1.5
0.14
3.5
2.67
1.4
0.11
3.2
2.38
1.3
0.05
2.9
2.08
1.2
0.16
2.6
1.79
1.1
~
0
출력 전압이
|
|
메뉴펼치기
