|
플립플롭에 데이터를 입력시키는 기능으로 사용되기 때문이다.
(a) 논리 회로
[그림 4] D 플립플롭
JK 플립플롭
JK 플립플롭(JK Flip-flop)은 RS 플립 플롭의 불능 상태(S=1,R=1)를 개선한 것이며, 입력 J와 K는 입력 S와 R과 마찬가지로 플립플롭을 셋하
|
|
|
JK플립플롭 2개와 AND게이트가 보이고 아랫줄에 조합논리 회로를 구현하기 위한 NOT, OR, AND 게이트가 보인다.
< On/Off 스위치의 모습 >
후기
저희 조는 기본적인 소자만을 사용하여 한 학기 동안 실험한 수준에서 논리회로를 구현하였고, 쉬워
|
|
|
JK플립플롭으로 책과는 다르게 비동기식 10진 카운터를 설계 한 것이고, 아래의 그림은 T플립플롭으로 계수기를 설계한 것이다.
●동기 계수기
5. 다음의 상태 천이표를 가지고 JK 플립플롭(SN7476)으로 회로를 구성하고 표 14-2 와 결과를 비교하
|
|
|
JK 플립플롭을 사용하여 구현하였으나, RS 플립플롭 또는 D플립플롭을 사용하여 구현할 수 있다. RS플립플롭을 사용하는 경우는 맨 오른쪽 플립플롭의 출력 Q와 Q'는 맨 위쪽의 플립플롭의 S와 R입력에 연결하면 된다. 또, D 플립플롭을 사용하는
|
|
|
플립플롭>
1.NOR 게이트로 된 SR 플립플롭
2.NAND 게이트로된 SR플립플롭
<래치(Latch)회로>
1.D 래치
2.JK 래치
3.T 래치
<마스터-슬레이브(Master-Slave)FF>
<플립플롭 (Flip-Flop)>
1.RS 플립플롭
2.D 플립플롭
3.JK 플립플롭
4.T 플립플롭
<플립플
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
RS-FF 회로의 동작 실험
(3) R-S F/F 회로를 응용한 ON/OFF 전자스위치
◎ RS-FF 스위치 회로의 동작
◎ 모터 구동회로 및 전원회로
◎ RS-FF회로 응용 전자스위치 패턴도
2. JK 플립플롭(JK-FF)
3. T(Trigger) 플립플롭과 응용회로
(1) T-FF회로를 응용
|
|
|
플립플롭-
1. RST 플립플롭 또는 JK 플립플롭을 변현시킨것이다.
2. RS 플립플롭 회로의 입력에 동시에 1 입력 예방
3. 데이터 입력 신호가 그대로 출력에 전달되는 특성을 가진다.
4. 데이터를 일시적으로 보존하거나, 신호의 지연 작용등의 목적
|
|
|
회로를 구성해보는 것 또한 의미가 있을 것이라고 느껴진다. 1. 실험목적
2. 실험이론
2-1. NOR, NAND Gate
2-2. 기본 플립플롭
2-3. JK 플립플롭
3. 실험과정
4. 실습문제
4-1. SR 플립플롭은 몇 가지 상태가 있는가?
4-2. 게이트로만 구성
|
|
메뉴펼치기
