|
부울함수 F(x,y,z)=∑m(1,2,3,4,5,7)를 NAND 게이트로 구현하시오.
9. 논리함수 F=AB?C+?A B?C+?A BC+A?B C를 4X1 멀티플렉서를 이용하여 설계하시오.
10. 입력이 3개이고 출력이 1개인 조합논리회로에서 입력 중 0의 개수가 1의 개수보다 많으면 출력이 1이 되
|
|
|
논리 게이트의 핀 배치도
■ 조합회로
디지털 논리회로에는 조합회로(Combinational circuit)와 순차회로(sequential circuit)가 있다. 조합회로는 게이트들을 조합하여 만든 논리회로로서 입력에 따라 출력이 결정되며, 이 때 그 출력은 그 전 입력의 영
|
|
|
16Bit 데이터를 입력 받아 파형을 출력하며, 논리 신호의 상태나 Timing 분석 등을 수행한다. 서론
(1)multisim 이란?
(2)multisim 메뉴얼 및 사용법
조합회로 설계
(1)1Bit Full adder 의 설계
(2)카노맵 작성
(3)Boolean식
실험내용
참고문헌
|
|
|
회로도)
가. 디코더 회로를 실험보드에 구성하고 디코더의 출력에 LED를 연결하여 디코더의 입력을 변화시키면서 디코더 출력을 조사하라.
나. Encoder의 입력에 Decoder의 출력을 연결하고 Encoder의 출력값을 확인하라.
다. 4-to-1 멀티플렉서와 1-to-4
|
|
|
데 2개의 Digit가 요구되므로 2개의 출력이 필요하다. 1. 설계 이론
- 반가산기 & 전가산기 & 전감산기 & 4Bit 가감산기
2. 설계 과정
① 스펙작성
② 수식화
③ 기술매핑
④ 검증
-결과파형
3. 설계 결론 ( 결과 분석 및 논의)
|
|
|
회로 분석 과제
자율적인 디지털 응용회로(조합회로, 순차회로, 시스템회로 등) 설계 과제
졸업작품 과제 1. 산업기계화시대와 생산자동화시대의 특징
2. 교육목표
3. 교육내용의 구성과 선정과 조직
4. 교사중심학습
5. 매체 구성
|
|
|
논리게이트
1. 다이오드에 의한 AND논리회로
2. 다이오드에 의한 OR 논리회로
Ⅳ. 게이트와 논리게이트
Ⅴ. 게이트와 NOT(반전회로)게이트
Ⅵ. 게이트와 NAND(부정 논리곱 회로)게이트
Ⅶ. 게이트와 AND(논리곱회로)게이트
Ⅷ. 게이트와
|
|
|
회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정리, 간소화
∎ 실험목적
∎ 실
|
|
|
참고 문헌
[1] 전문석, 『디지털 논리와 컴퓨터 설계』, 1993, 33~41쪽
[2] http://blog.naver.com/3542995?Redirect=Log&logNo=70118644025
[3] hyomin.deu.ac.kr/~jsseo/courses/spring08/dm/chap11.ppt 1. 목적
2. 본문
1) 부울 대수란?
2) 부울 대수의 기본정리와 성질
|
|
|
회로를 결선하고 A, B, C 입력변화에 따라 출력 X, Y를 측정하라.
(c)
(c)
(4) 부울 대수의 정리
- 그림2-4(d)와 (d)의 두 회로를 결선하고 A, B, C 입력변화에 따라 출력 X, Y를 측정하라.
(d)
(d)
(5) 부울 대수의 정리
- 그림2-5(e)와 (e)의 두 논리회로를 결선
|
|
메뉴펼치기
