|
저항의 어떠한 조합이라도 하나의 전압원[V]와 하나의 직렬저항[R]로 등가화하는 테브난의 정리에 대해 이해하고 실험을 통해 이를 확인 후 적용한다. 실험배경 및 목적
실험이론
사용부품 및 장비
실험방법
P-spice 회로도 및 결과
|
|
|
회로에서 그림 11-7(a)의 회로와 그림 11-7(b)의 회로 사이에는 어 떠한 차이점이 있는가?
③ RC 고역통과 필터의 차단주파수에서 이득을 -3dB라고 할 때 /2 되는 주파수에서의 이득은 몇 dB가 되겠는가? 1. 실험목적
2. 관련이론
(1) 저역 통과 R
|
|
|
걸리는 전압과 전류를 계산 할 수 있다. 그리고 ,값을 더 해주면 회로에 걸리는 전체 전류을 구할 수 있었습니다. 1. 실험제목
2. 실험목적
3. 관련이론
4. 결선도
5. 실험기기 및 재료
6. 실험방법
7. 실험결과
8. 검토 및 고찰
|
|
|
때 TM기 모드가 활성화되어 외부 디바이스에서 아날로그 신호를 얻을 수 있습니다.
이번 실험은 실험 (4)와 실험 (5) 모두 결과 값이 이론값과 비슷하게 나왔습니다. 이론값은 실험부분의 표 아래에 적어두었습니다. 실험
비고 및 고찰
|
|
|
TEST하는데 인덕터에 흐르는 신호가 직류+교류신호인 경우 직류에 의해 자기포화상태가 되어 인덕터값이 감소하는지 등을 테스트할 때 사용한다. 1. 실험 목적
2. 실험 준비물
3. 기초 이론
4. 실험 미리보기
5. 실험을 앞두고
|
|
|
회로는 옴의 법칙, 테브난 정리, 노오튼 정리를 통해 모두 부하에 흐르는 전류를 구할 수 있었다. 측정값과 이론값의 오차발생 원인은 탄소피막저항 제작 시의 오차 값과 도선에 있는 저항 등에 따른 것으로 옴의 법칙, 테브난 정리, 노오튼 정
|
|
|
회로도
9v를 결선한 경우
6v를 결선한 경우
그림 7.4 회로도
12v를 결선한 경우
6v를 결선한 경우
그림 7.6
전류원을 결선한 경우
전압원을 결선한 경우(V=0)
그림 7.7
전류원을 결선한 경우
전압원을 결선한 경우 1.실험목적
2.실험이론
3.실
|
|
|
회로의 법칙을 적용해 보면 V0 – iR – q/C = 0 이 되고 q/C는 축전기 판 사이의 퍼센셜이다.
i = dq/dt의 관계가 있으므로 위 식은 다음과 같이 바꾸어 쓸 수 있다.
이 식이 전하 q의 시간에 대한 변화를 결정하는 미분방정식이다. 이 방정
|
|
|
저항 :
Ith = 1.5 × ∴ Ith = 272.8[mA]
(4) 회로 4-4
① 시물레이션한 전위차와 전류값
② 밀만의 정리에 의한 전위차, 전류값
V = = 7.5 ∴ V = 7.5V
I = = 0.375 ∴ I = 0.375mA - 목 차 -
1. 제 목
2. 목 적
3. 실험 내용
(1) 관련 이론
• 중첩 정
|
|
|
방정식을 유도하라.
⇒
실험 후 느낀 점
1장실 험에 비해서 난이도가 굉장히 높아졌다. 1장처럼 커패시터의 문제 때문에 실험중 하나를 또 제대로 하지 못하였다. 실험이 잘못된 이유를 정확히 알아내어 다음 실험부터는 이런 일이 없도록 해
|
|
메뉴펼치기
