|
이 된다.
6. 참고문헌
- 기초전자실험 with PSpice
P. 272 - 285 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
5. 유의사항
6. 참고문헌
|
|
|
정현파와 삼각파, 구형파로 파형변화를 할 때, 정확히 10 V로 맞춘것이아니라 정현파에서 고정시켰던 값으로 실험하였기 때문인 것으로 추측되어진다.
참고문헌
신회로이론 : 박송배 저 : 문운당
일반전자공학실험 : 김태중 저 : 상학당
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
회로의 대역폭과 Q값을 계산하는 과정에서, 실험책에 나온(병렬공진회로) 수식을 이해하는데, 많이 부족하지 않았나 싶습니다. 사전지식이 많이 모자 공부를 해갔지만 직접해보니까 어려웠습니다. 다른 실험들보다도 이론적으로 좀더 이해가
|
|
|
저항2개 커패시터 2개를 이용해 2차 저역 통과필터를 구성하고 주파수에 따른 입출력 이득을 측정하여 이론값과 비교하는 실험이었다. 실험결과 전압이득이 주파수가 클수록 감소함을 볼 수 있다. 2차 저역통과 필터회로는 2개의 커패시터의
|
|
|
저항이 미치는 영향도 그래프를 통하여 알아보았다. 공진시 L 양단의 전압 V(L)과 C양단의 전압 V(C)는 최대이면서 같은 값이다. 이론적으로 R=0인 공지 s회로에서는 전류 I가 무한대가 되어서 전압 V(L)과 V(C)는 무한 대로 된다. 직렬 RLC회로의 주
|
|
|
회로를 구성하는 것이 어려웠다. 그리고 저항을 측정할 때는 회로에 연결되어 있는 상태가 아니라, 떨어져 있을 때 측정해야만 측정이 된다는 것도 알게 되었다.
실제로 측정값과 이론값을 비교해보며 옴의 법칙과 Kirchhoff의 법칙 (회로망 내
|
|
|
회로와 테브냉 등가회로의 측정 전류값이 거의 일치하여 테브냉 정리를 검증할 수 있었습니다. 다만 계산치와는 약간의 오차가 있었습니다. 오차의 원인으로 R1, R2, R3, R4, RL이 저항값에 오차가 있었고, 각종 배선기구 및 breadboard등에서의 저항
|
|
|
회로
● 브리지 정류회로의 직류출력전압의 이론값과 측정값을 구한다.
이론값
2차 근사
DVM
12.2v
17.25v
9.5v
10.98v
10.09v
DSO
12.3v
17.39v
9.4v
<표 1 브리지 정류회로 측정>
● 브리지 정류회로의 입력 파형과 출력 파형을 그려본다.
<그림 7 브
|
|
|
회로
A
B
X(V)
X
FPGA
0
0
0.085
0
0
0
1
4.98
1
1
1
0
5.02
1
1
1
1
0.094
0
0
QuartusⅡ시뮬레이션 - 위 회로
QuartusⅡ시뮬레이션 - 아래 회로
Altera De2 board 동작사진 - 위 회로
Altera De2 board 동작사진 - 아래 회로
B.Discussion
이번 실험은 공리나 정리를 증명하는 것이
|
|
메뉴펼치기
