|
전압이득, 전류이득,
전력이득을 구하시오.
공통 이미터증폭기와 공통 컬렉터증폭기에서 공통 이미터 증폭기는 전압을 증폭시킨다. 그러나 공통 컬렉터는 전압이 아닌 임피던스를 감소시킨다.
Vout = A Vin , A = ,
2 Pre-Lab(예비실험): Multisim 사용
|
|
|
PSPICE Simulation
1) 실험1
회로의 전류(111mA)
스피커 전압(885mV)
분석 : 회로의 전류를 구한후 이것을 스피커 양단의 전압을 통하여 스피커의 임피던스를 구하면 885m/111m=7.97Ω이 되는 것을 알 수 있다.
1차측 전압
2차측 전압
분석 : 1차측 전압은9.61mV
|
|
|
Pspice Simulation
1) BJT와 R로 구성된 회로(Inverter)
<회로 1> Pspice로 구현(VI=0V) simulation 결과 Vo=5v
<회로 1> Pspice로 구현(VI=5V) simulation 결과 Vo≒0V
2) BJT와 R로 구성된 회로(Nor-gate)
<회로 2> Pspice에 구현 (VI1=VI2=0V)
simulation 결과 Vo=5v
<회로 2&
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
전기회로 분석 방법 중 하나인 키르히호프 전류, 전압 법칙을 이용하면 매우 간단하면서도 효과적으로 회로를 분석할 수 있다. 또한 미지의 저항을 측정하는 방법으로 멀티미터를 이용한 직접적인 방법
|
|
|
키르히호프 를 이용한 계산 값이 거의 일치하였다. 이 실험을 토대로 키르히호프의 전류법칙과 전압법칙, 전압 과 전류의 분배법칙으로 등가회로를 성립시킬 수 있다는 것을 알아낼 수 있다
5) 전류는 전압에 비례하고 저항에 반비례한다. 전
|
|
|
전압원을 갖는 직류회로에서 노튼 정전류원 과 노튼 전류원 저항 의 값을 결정한다.
(2) 두 개의 전압원을 갖는 복잡한 직류 회로망 해석에서 과 의 값을 실험적으로 입증한다.
4. 실험과정 Pspice로 구현
실험과정 A1∼2
실험과정 A3
실험과정 A4
|
|
|
전압을 구하면 아래와 같다.
이 관계식은 결국 병렬 가지에 유입되는 전류와 유출되는 전류의 합이 같다는 키르히호프의 전류 방정식을 다음과 같이 적용하여 얻은 것이다.
이 정리를 앞의 그림4.1 의 두 전압원에 의해 구동되는 회로 시스템
|
|
|
oop내의 전압 강하는 키르히호프의 법칙에 의해 다음과 같다.
위 식에서의 는 전류를 나타내며, 각 항을 시간에 대하여 미분하고 라 놓으면 위 식은 다음과 같이 정리된다.
위 회로에서 흐르는 전류를 다음과 같이 가정하면,
이 식을 미분하고,
|
|
|
PSPICE를 통하여 회로도를 구성하고, 다음 [그림 3-4]와 같이 입력파형() 과 출력파형()을 그래프로 나타내었다.
[그림 3-4]
4. 결 론
위에서 입력 , 출력 의 관계가 성립이 되도록 회로 정수 설계 프로젝트를 하였다. 위의 조건을 만족하기 위하여 C =
|
|
|
전압강하 양과 도선의 전류량을 측정한다.
측정한 값으로 KVL을 이용하여 계산하고 이론값과 비교
5. 실습을 위한 기초 이론
키르히호프의 법칙-다중 전원의 회로해석
Kirchhoff's Law
키르히호프의 법칙은 전류에 관한 제1 법칙과 전압에 관한 제
|
|
메뉴펼치기
