|
크게 함으로서 리플을 더 줄일 수 있다는 것을 알았다. 브리지 정류 회로에서 정류된 파형을 직류로 만들기 위해서 저주파 필터를 사용해야 된다는 것을 알았다. 1. 실험 제목
2. 실험 목적
3. PSpice 시뮬레이션 및 고찰
고찰 및 토론
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기 입력 바이어스 전류 측정
- 모의실험 결과 그래프 및 표 :
시뮬레이션 값
비반전 입력 전압
-6.862
반전 입력 전압
-9.108
■ 모의실험회로 2 : 연산증폭기의 출력
|
|
|
전압과 전류를 측정하여 기록하라.
(11) 주파수가 10kHz이고, 진폭이 20mV인 정현파를 로 인가하고 출력신호를 오실로스코프로 관찰하라. 그때의 최대출력전압 의 양과 음의 진폭과 그때의 진폭을 측정하여 기록하라.
(12) 입력신호 진폭이 일 때,
|
|
|
직병렬 공진회로로 구성될 수도 있다.
3. 실험 준비물
기기
■함수발생기
■오실로스코프
저항(1/2-W, 5%)
■3.3kΩ 1개
■10kΩ 5개
■100kΩ 1개
캐패시터
■0.001μF 4개
■0.1μF 1개
■500pF 1개
4. 실험과정 Pspice로 구현 실험 55. 저대역 및 고대역
|
|
|
전압을 측정하여 각 입력 전류를 계산하고 입력 바이어스 전류 및 옵셋 전류를 구한다.
2) 연산 증폭기를 바꾸어 실험 1)을 반복한다.
2.2.3 실험 결과
pspice 결과값
저항(200kΩ)
전 압
전 류
R1
-15.947mV
-79.79nA
R2
-15.947mV
-79.79nA
실험 측정값
증폭기
저
|
|
|
PSPICE로 시뮬레이션하고 전압 이득, 3-dB 하한 주파수와 3-dB 상한 주파수를 구하라. 이 결과를 1) ~ 4)에서 구한 이론적인 값과 비교하라.
PSPICE 시뮬레이션을 통해 계산한 전압 이득 =-7.41 이고 예비보고사항 2)에서 계산한 전압 이득 =-7.22와 비교하
|
|
|
전압이 같고 +1.3V 이후로는 출력전압이 1.68V를 유지했다. 이를 통해 이상인 약 1.7V와 이하인 약 -2.7V 입력 전압은 제한되어 출력되었음을 알 수 있다.
4) 실험 방법 4.1을 PSPICE로 시뮬레이션을 실시하라.
앞서 했던 예비 보고 사항 3)과 같은 회로
|
|
|
전류밀도이다. 이므로
---> 이다.
또한 이다.
이다.
전도도의 정의를 통해서 의 식이 나오는데 에서 전도도의 역수는 비저항이므로
인 것을 알 수 있다. 따라서 값을 모두 대입하면
이다.
5. 키르히호프의 전류 전압 규칙을 사용하여 그림과
|
|
|
Pspice와 실험값인 오실로스코프의 값 역시 예비보고서에서 작성한 이론값과 거의 비슷함을 알 수 있었다. 3dB 감소지점은 1kHz일 때 출력 피크 값이 11V, 피크-피크 값이 22V인 것을 생각하여, 주파수를 증가시켜 피크-피크 값이 약 15.5V 되는(전압
|
|
|
전류에 영향을 주지 않는다.
좋은 전압계는 아주 큰 저항값(가장 이상적인 것은 무한대)을 가지고 있어서 회로의 두 점 사이에 그것을 연결하더라도 결코 전류를 변화시키지 않는다.
D. 실험방법
1. 오실로스코프
① Pspice를이용하여 적당한 저
|
|
메뉴펼치기
