|
전류과 관련된 페이져 각의 정의에서 dual-trace 해석법의 적용에 대해서 실험을 통하여 알아보고, 실제 측정값을 통하여 키르히호프의 전류 법칙을 증명해 보았다. 그리고 회로망의 구성요소가 병렬로 연결된 회로망에서 인덕터적인 요소, 캐
|
|
|
전류의 수학적 모델을 소개하는 "Large-signal behavior of junction transistors" ( roceedings of the Institute of Radio Engineers )에서 발표 했다고 한다. ( 출처 https://en.wikipedia.org/wiki/Bipolar_junction_transistor ). Jewell James Ebers는 사진 찾기가 어렵다.
수학적인 모델이기
|
|
|
예비보고서를 쓰면서 공부를 하게 되었다.
계속되는 실험의 결과 오차의 중요성을 깨닫고 이번 실험에서는 오차를 최소한 시키려고 노력하면서 실험에 임하였다. 그 노력으로 과실적 오차를 줄이기 위하여 계속 반복적인 실험측정을 하였다
|
|
|
전류를 라고 하자. 와 를 구하라.
3) = +일 때, 입력신호 와 출력신호 의 교류 성분의 진폭비(소신호 전압이득, 전압증폭률) 를 구하라.
4) =+일 때, 와 를 구하라.
5) 다음 회로 [그림5-2]의 입력에 =+가 인가되었다고 한다. =, =일 때와 =, =
|
|
|
회로를 해석하기 편한 방법을 사용해도 결과값은 항상 같게 나온다는 것을 알게 되었습니다. 1. 실험목표
2. 기구
3. 기초이론
(1) 키르히호프 법칙
(2) Noton 및 Thevenin
4. 측정방법
(1) 실험 1.
(2) 실험 2.
5. 주의 사항
6. 고찰
|
|
|
빨리 끝나서 매우 기분 좋은 실험이었다. PSpice사용법을 몰라 선배에게 부탁하여 그래프를 그렸는데 다음엔 직접 그려볼 수 있도록 하여야겠다. 8.1목적
8.2 해설
8.3 예비문제
8.5 실험내용
8.5 실험분석
8.6 연습문제
실험 후 느낀 점
|
|
|
전압을 positive값으로 만든다. negative 반주기동안 IE2는 감소하고 IE1은 증가한다. 이들의 변화는 출력1에서의 출력을 negative값으로 만든다 따라서 입력과 출력의 위상은 동일하다.
7. 반전 증폭
반전 회로는 그림 2와 같은 회로이다. 키르히호프
|
|
|
FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
- FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN, PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011. < 1. 전 략 >
< 2. 이 론 >
< 3. 예비 설계 및 설계 결과 예상 (시뮬레이션) >
< 4. 참 고 문 헌 >
|
|
|
Pspice 시뮬레이션
주파수에 따른 VL의 변화
시뮬레이션 결과 주파수가 1KHz~9KHz로 증가할때 전압 VL도 비례하며 증가하고 있다.
인덕턴스에 따른 XL의 변화
시뮬레이션 결과 인덕턴스가 증가할때 전압도 비례하며 증가하고 있다.
휘스톤 브리지
|
|
|
.
공통 소스 증폭기 회로도
공통 소스 증폭기 시뮬레이션 1. 목적
2. 이론
(1) 증폭기로서의 FET
(2) 공통-소스 증폭기
(3) JFET의 바이어스
(4) 전압분배기와 소스 바이어스
3. 공통 소스 증폭기 회로도 및 시뮬레이션(피스파이스)
|
|
메뉴펼치기
