|
디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog
목차
1. 실습목적
2. 상태 천이도
3. 코드
1) BCDCounter.v
2) tb_BCDCounter.v
4. 컴파일과 시뮬레이션 과정
1) 컴파일
2) 시뮬레이션
1. 실습목적
디지털 시스템 설계 및 실습
|
|
|
디지털 시스템 설계 및 실습 인코더 설계 verilog
목차
1. 실습 목적
2. 우선순위 인코더의 진리표
3. 우선순위 인코더의 블록도
4. 우선순위 인코더의 Verilog 코드
1) Encoder.v
2) tb_Encoder.v
5. 실습 결과 화면
1. 실습 목적
디지
|
|
|
디지털 시스템 설계 및 실습 크기비교기 설계 verilog
목차
1. 실습목적
2. 비교기 이론 내용 기술
3. 진리표
4. 블록도
5. 코드
1) Comparator.v
2) tb_Comparator.v
6. 실습화면
1. 실습목적
디지털 시스템 설계 및 실습 크기비교기
|
|
|
디지털 시스템 설계 및 실습 클럭 분주회로 설계 verilog
목차
1. 실습목적
2. 코드
1) moore.v
2) tb_moore.v
1. 실습목적
디지털 시스템 설계 및 실습에서 클럭 분주 회로 설계는 중요한 목적을 가지고 있다. 클럭 분주 회로는 주어진
|
|
|
디지털 시스템 설계 및 실습 패리티검사기 설계 verilog
목차
1. 실습목적
2. 코드
1) Parity.v
2) tb_parity.v
3. 실습과정 & 실습화면
4. 검사한 데이터
1. 실습목적
디지털 시스템 설계 및 실습의 일환으로 패리티 검사기 설계를 통
|
|
|
ALU 8bit 설계 베릴로그
목차
1. 소스코드
2. 소스코드설명
1. 소스코드
0] B, // 두 번째 입력input [20] ALU_op,// ALU 연산 선택 신호output reg [70] result, // 연산 결과output reg zero // 결과가 0인지 나타내는 신호); always @(*) begincase (ALU_op)3'b000 res
|
|
|
[VHDL] Combinational logic design with 8to1 MUX & 4to16 Decoder, 코드 및 시뮬레이션 분석
목차
Ⅰ. Introduction
Ⅱ. Design With 8 to 1 MUX
A. 8 to 1 MUX
B. Truth Table
C. Graphical Symbol
D. VHDL Capture
E. RTL Viewer Capture
F. Simulation Capture
G. Discussion
Ⅲ. Design With
|
|
|
FSM 머신설계 베릴로그
목차
1. 블록도
2. 상태도
3. 상태표
4. 소스코드 및 설명
5. 테스트밴치 소스코드 및 설명
6. 시뮬레이션 파형 분석
1. 블록도
FSM(유한 상태 기계)의 설계에서 블록도는 시스템의 작동과 흐름을 시각적
|
|
|
|
맨체스터 라인 코드 베릴로그 구현
목차
1. 개요
2. 맨체스터 라인 코드 원리
3. 베릴로그 설계 방법
4. 구현 상세
5. 시뮬레이션 및 결과 분석
6. 결론
맨체스터 라인 코드 베릴로그 구현
1. 개요
맨체스터 라인 코드는 디
|
|
|
코드로 변환하는 과정을 관찰하였다. 인코더의 입력 라인 수에 따라 출력 라인의 수가 결정되며, 이는 이진수의 갯수에 수학적으로 반영되어 2의 n 제곱 관계로 나타났다. 실험을 통해 4개의 입력을 가진 인코더에서 2개의 출력이 생성되는 것
|
|
메뉴펼치기
