|
디지털 논리회로 Verilog 과제
목차
Ⅰ. HW1-Design1-(1) 1BIT FULL ADDER
1. 설계코드 및 코드 설명
2. 테스트 벤치 코드 및 코드 설명
3. 출력값
4. 고찰
Ⅱ. HW1-Design1-(2) 4BIT FULL ADDER
1. 설계코드 및 코드 설명
2. 테스트 벤치 코드 및 코드 설명
|
|
|
디코더의 기능에 대한 이론적 배경을 학습하였다. 인코더는 여러 개의 입력 신호를 받아서 이들을 이진 코드 형태로 변환하여 출력하는 장치이고, 디코더는 이진 코드를 받아서 해당하는 하나의 출력 신호를 활성화하는 역할을 한다. 실험의
|
|
|
디지털 시스템 설계 및 실습 7-세그먼트 FND 디코더 설계 verilog
목차
1. 실습 목적
2. 7-세그먼트 FND 디코더의 진리표
3. 7-세그먼트 FND 디코더의 블록도
4. 7-세그먼트 FND 디코더의 Verilog 코드
1) fnd.v
2) tb_fnd.v
5. 실습 결과 화면
|
|
|
|
비트 연산의 기본 개념과 이를 바탕으로 한 전자 회로의 설계를 익히게 된다. 또한, 복잡한 연산을 단순화하고 이를 하드웨어에서 처리하기 1. 실습목적
2. 진리표
3. 블록도
4. 코드
1) BCD.v
2) tb_BCD.v
5. 실습과정 & 실습화면
|
|
|
|
디지털 시스템 설계 및 실습 디멀티플렉서 설계 verilog
목차
1. 실습 목적
2. 디멀티플렉서의 진리표
3. 디멀티플렉서의 블록도
4. 디멀티플렉서의 Verilog 코드
1) DMux.v case 문 사용
2) DMux.v if 문 사용
3) tb_DMux.v
5. 실습 결과 화면
|
|
|
디지털 시스템 설계 및 실습 리플가산기 설계 verilog
목차
1. 실습목적
2. 코드
1. 실습목적
리플가산기 설계에 대한 실습은 디지털 회로 설계의 기본 개념을 이해하고, Verilog와 같은 하드웨어 기술 언어를 활용하여 실제 회로를
|
|
|
디지털 시스템 설계 및 실습 병렬 직렬 변환회로 설계 verilog
목차
1. 실습목적
2. 코드
1) Shift_Register.v
2) tb_Shift_Register.v
1. 실습목적
디지털 시스템 설계 및 실습의 목적은 학생들이 디지털 회로의 기본 원리를 이해하고 실제
|
|
|
디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog
목차
1. 실습목적
2. 상태 천이도
3. 코드
1) BCDCounter.v
2) tb_BCDCounter.v
4. 컴파일과 시뮬레이션 과정
1) 컴파일
2) 시뮬레이션
1. 실습목적
디지털 시스템 설계 및 실습
|
|
|
|
디지털 시스템 설계 및 실습 인코더 설계 verilog
목차
1. 실습 목적
2. 우선순위 인코더의 진리표
3. 우선순위 인코더의 블록도
4. 우선순위 인코더의 Verilog 코드
1) Encoder.v
2) tb_Encoder.v
5. 실습 결과 화면
1. 실습 목적
디지
|
|
|
디지털 시스템 설계 및 실습 크기비교기 설계 verilog
목차
1. 실습목적
2. 비교기 이론 내용 기술
3. 진리표
4. 블록도
5. 코드
1) Comparator.v
2) tb_Comparator.v
6. 실습화면
1. 실습목적
디지털 시스템 설계 및 실습 크기비교기
|
|
메뉴펼치기
