|
구성되어야 하므로 위의 각 2byte는 합쳐지게 된다.
따라서 16진수로 변환된 최종 코드(4byte)는 15434841이 된다. ① Assembly
② Instruction opcode의 16진수 변환
|
|
|
코드의 직접적인 재검증을 통해, 올바르게 모듈이 구현되었음을 누차 확인하였다.
모든 모듈을 각각 테스트벤치 파일로 테스트하고, 코딩 소스를 직접 확인하였을 때는 문제가 전혀 없었다. 그러나 ECT를 구성하여 매뉴얼대로 시뮬레이션시
|
|
|
다.
32개의 input I와 5개의 selection input S를 잡고, output은 Y로 두었다.
5개의 not 게이트와, 32+32 총 64개의 and게이트의 output과 input 배열은 위의 코드와 같다.
위의 코딩 방법은 각 게이트를 그대로 소스 안에 포함시킨 게이트레벨 코딩이며, 실제 실
|
|
|
Verilog가 반올림, 버림 식으로 다르기 때문이라고 알 수 있었다. I. 프로젝트 계획 및 회의록
1. 조원별 역할 분담
2. 프로젝트 계획
3. 회의록
II. 설계 계획 및 배경 이론
1. 설계 계획
2. 배경 이론
III. Verilog 코드
|
|
|
제안서(PPT)
verilog로 짠 멀티사이클
swap코드 mips 코드 + 기계어(32비트) 코드
테스트 및 결과 레포트
|
|
|
|
◎ Counter
- 플립플롭의 주요 응용으로서 입력되는 펄스의 수를 세는 카운터(counter)가 있다.카운터는 단순히 입력 펄스의 수를 세는데 사용될 뿐만 아니라 디지털 계측기기와 디지털 시스템에 널리 사용된다. 클럭 펄스처럼 펄스가 일정 주기
|
|
|
|
로그램 그 자체는 처음 상태)을 저장한
다. 예비.doc ………………………………………… 2p
컴퓨터구조실험
과제 : 예비 3
내용 : FSM순차회로의 개념과 Counter에 대해서 조사
☞ FSM에 대해서 조사
◎ Finite State Machine(FSM)
▒▒
|
|
|
|
--lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result
--VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16:
|
|
|
|
RCA, CLA, Subtractor(Compararot이용), 베릴로그, 소스파일있음.
RCA의 내부에 half adder와 full adder의 조합으로 이뤄지는 순차적인 동작을
실험을 통하여 다시 한번 알 수 있었다. Subtractror의 구조를 비교기를 퉁하여
큰 수에서 작은 수를 뺄 때, RCA에
|
|
|
Verilog 코드 - tb_sig_control.v
`timescale 1ns/1ns
`define CLK_PERIOD 10
`define TRUE 1'b1
`define FALSE 1'b0
module tb_sig_control;
wire [2:0] MAIN_SIG, CNTRY_SIG, PED_SIG;
reg CAR_SENSOR, PED_BUTTON;
reg CLOCK, CLEAR;
// Instantiate signal controller
sig_control SC(MAIN_SIG, CNTRY_SIG, PED_SIG, CA
|
|
메뉴펼치기
