|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
ystem 보다 열등한 성능을 보여주었다. 하지만 3.7dB 이상에서는 viterbi decoder가 오류정정 능력을 발휘하면서 system의 성능 향상이 두드러지게 나타났다.
또한, 본 시뮬레이션에서는 soft decision의 경우만 보았지만, hard decision을 했을 때와의 성능을
|
|
|
Decoder을 이용하여 7-Segment 표시 Code 구현 과제 (소스 및 실행화면 포함)
목차
1. 문제개요
2. 문제분석
3. 소스
4. 응답 시뮬레이션 실행화면
5. 느낀점
1. 문제개요
디지털 논리에서 4×10 디코더는 4비트의 이진수를 입력으로 받
|
|
|
코드의 분석은 생략하도록 한다.
이로써 8bit의 opcode를 받아, branch handler와 PC calculation unit이 동작할 수 있도록 각각3bit, 2bit의 control code로 바꾸어주는 branch handler/PC calculation unit의 decoder가 구현되었다. ① Address Generator Decoder의 시뮬레이션
|
|
|
Decoder는 74ls138을 사용하였다. A,B,C 3개의 Input을 통해 Y0N, Y1N, Y2N, Y3N, Y4N, Y5N, Y6N, Y7N까지 8개의 Output을 가지고 있으며 G1은 ‘1’, G2AN과 G2BN Input은 항상 ‘0’을 넣어주어야 한다.
0부터 9까지 2진수를 3비트로 표현하여 Input값을 주어 실험을 하였
|
|
|
코드화된 데이터를 해독하여 그에 대응되는 아날로그 신호로 바꿔주는 컴퓨터 회로이다. 아날로그 데이터를 계산이 가능한 부호, 곧 각 시스템 내에서 사용하는 디지털 코드로 변환시켜 주는 인코더(encoder)의 상대용어로, 흔히 디코더(decoder)
|
|
|
op****를 선택하게 되고, 이 값이 모듈의 output인 5bit alu_op가 된다.
이로써 8bit의 instruction opcode를 받아, ALU가 동작할 수 있도록 5bit의 control code로 바꾸어주는 Instruction Decoder가 구현되었다. ① Decoder의 시뮬레이션 결과
① Decoder의 구현
|
|
|
로그램 카운터, 명령 디코더, 제어회로 등의 연산장치와 제어회로가 하나의 칩에 집적되어 있는 것을 뜻한다. 간단하게 설명하자면, Memory로부터 명령어와 Data를 읽어오고(Fetch), 해독하며(Decode), 특정 일을 수행하는 것(Execute)을 의미한다. 21조
|
|
|
수 있다. Output q1이 변화할 때의 Input clk의 상태와 Input d의 상태를 2번째 자주색 선에서 확인할 수 있다. 1. 개요
2. 알고리즘 - 특별한 알고리즘 존재하지 않음..
따라서 진리표 + 알파로 대체
3. Verilop 코드
4. 파형 및 분석
|
|
|
|
= PCWriteCond2 || PCWrite;
//Instruction Register wire
wire [31:0]Instruction;
//ShiftLeft 2 wire
wire [31:0]ShiftLeft2_1;
wire [27:0]ShiftLeft2_2;
wire [31:0]JumpAddr;
//ALUOut Register wire
wire [31:0]ALUOut; 소스코드 전문입니다.
각 블럭 별로 폴더별로 나눠져있습니다.
|
|
메뉴펼치기
