 |
code로 작성하였습니다. Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다.
|
|
 |
로그 작성과 상황 공유를 철저히 실천하는 조원으로서 팀에 기여하고 싶습니다.
중기적으로는 반복적으로 발생하는 조업 병목 시간대를 기록하고, 지연 발생 요인을 분석하여 사전 장비 재배치, 우선순위 설정 기준 개선, 조업 동선 간소화
|
|
 |
Verilog를 이용한 디지털 회로 설계 프로젝트에 참여하면서 실제 하드웨어 구현의 과정을 경험했습니다. 이러한 경험은 저에게 SoC의 RTL 개발이 단순한 코드 작성에 그치지 않고, 시스템의 전체적인 성능을 향상시키고, 에너지 효율성을 극대화
|
|
메뉴펼치기
