|
회로(RB)에서 잃어버리게 된다, 그러나 RB>>Rinb이기 때문에 실제 손실은 작다.
- υo/υb = 83.871, υo/υa = 203.125, υo/υi = 8.125, ,
5. 고찰
이번실험은 BJT를 이용한 첫 실험 이였습니다. 이전 다이오드등의 실험보다 훨씬 계산식도 많고 소자를 이해
|
|
|
실험 목적 및 동기
▶ RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다. 7장, 8장 실험에서 공부한 인덕터와 커패시터의 성질을 이용하여 LPF와 HPF를 설계 해 볼 수 있을 것이다.
Ⅱ. 설계실습내용 및 분석
4.1 FG의 출력을 0.5V의
|
|
|
실험을 통하여 커패시터의 기능을 좀더 세부적으로 이해할 수 있었고 커페시터에 저항이 딸린 회로에 전압을 걸어주어 저항 및 커페시터에 걸리는 전압의 파형을 확인할 수 있었다. 커패시터, RL 회로의 과도 응답
1. 요 약
2. 실험 준
|
|
|
실험 16장에 대한 복습문제
1. 그림 16-1의 회로에서 공통베이스 증폭기의 전압이득은 대략 얼마인가?
(a) 1 (b) 17 (c) 34 (d) 50
⇒ 이 공통 베이스 증폭기에서의 전압이득(Av)는 다음과 같다.
Av=Vout/Vin=[ic×(RC||RL)]/[ie×r'e]=(RC||RL)/r'e=(1kΩ||1kΩ)/30.12Ω=16.6
|
|
|
s + ωn2}의 형태이므로 corner frequency가 ωn = 1/√2 CR가 되며, 이 주파수이상에서는 40dB/decade로 증폭율이 감소하는 2계 low pass filter로 동작하게 됩니다. 1. 목적
2. 실험 기기 및 재료
3. 실험 회로
4. 배경 이론
(1)필터회로
(2)저역통과 필터
|
|
|
회로가 되고 Loading effect가 발생하지 않게 되어 발생할 수 있는 최대 전압이득을 유도할 수 있다. 위에서도 실험을 통해 분석해 본 것과 같이 RL값이 더 커지게 되면 컬렉터 저항의 합성저항은 커지게 되므로 전체 전압이득(Av)는 증가하게 된다.
|
|
|
04
8
5.04
9
5.04
10
5.04
11
5.04
12
5.04
13
5.04
14
5.04
15
5.04
[표 5.2] 입력전압 대 출력전압
고찰 및 느낀점
실험 5. 다이오드 정류회로 실험에서는 다이오드를 사용하여 반파 정류회로와 전파 정류회로를 설계하여 두 회로의 파형과 DC 전압의 효율의 실제
|
|
|
회로
10k옴과 250옴의 경우 20ms의 기준으로 하여 10k옴은 넘어서 증가하지만 250옴의 경우 그 후에 되어서야 넘어 선다. 둘 다 계속적인 증가율을 보인다. 04 제너 다이오드 특성 및 전압조절기 실험
◎ 실험 목적
◎ 실험 원리
◎ 실험
|
|
|
구상 회의
11월 29일 : 디지털회로 설계 및 부품 선정
12월 2일 : 회로 배선 및 제작, 작동 확인
12월 3일 : 최종 점검 및 보완
12월 7일 : 텀 프로젝트 발표 목차
1. 주제선정동기
2. 주제소개
3. 진리표
4. 하드웨어
5. 진행계획
6. Q&A
|
|
|
1. Title
2. Name
3. Abstract
4. Background
5. Simulation
6. Experimental Results
7. Analysis
8. Appendix
|
|
메뉴펼치기
