|
구현해보는 과정이 중요하다. 이러한 조합 회로 설계 실습을 통해 논리 회로에 대한 이해를 한층 더 높일 수 있다. 디코더, 인코더, MUX 모두 서로 간의 관계가 깊으며, 이 회로들을 어떻게 조합하여 더 복잡한 1. 06_post.docx
2. Lab05(pre).docx
|
|
|
MUX/DEMUX
1. MUX
2. DEMUX
Ⅱ. Combinational Logic Encoder/Decoder
1. Encoder
2. Decoder
Ⅲ. Analysis of results using simulation source codes
1. DEMUX
2. Decoder
Ⅳ. PYNQ GPIO
Ⅴ. Reference
Ⅰ. Combinational Logic MUX/DEMUX
1 멀티플렉서가 있다. 이 회로는 2개의
|
|
|
게이트(Logic Gate)
3. 조합논리회로
1) 특징
2) 반가산기(Half-Adder,HA)
3) 전가산기(Full-Adder,FA)
4) 디코더(Decoder)
5) 멀티플렉서(Multiplexer,MUX)
6) 디멀티플렉서(Demultiplexer)
4. 순서 논리회로
1) 플리플롭(Flip-Flop)
2) RS 플리플롭
3) JK 플리플롭
|
|
|
멀티플렉서의 크기가 입력선의 개수로 정해지는 2n × 1장치
5) 디멀티플렉서(Demultiplexer) 한 개의 입력을 받아들여서 n개의 선택선에 의해 조절되는 2n개의 출력을 생성하는 회로 여러 곳에 클록 신호를 보내는 용도에 사용
⑵ 순서 논리회로플
|
|
|
Encoder의 원리를 이해할수 있었고 이것을 응용
하여 10진수를 2진수로 변환시키는 10진2진인코더, 10진수를 BCD code로 변환
시킬수 있을 것이다.
네 번째 실험은 세 번째 실험의 Encoder의 반대되는 Decoder를 제작하는 실험으
로 Encoder의 Input과 Output을
|
|
|
Multiplexer, Decoder, Register
1. Multiplexer
(1) Multiplexer
(2). Multiplexer의 회로도
(3). Multiplexer의 진리표
(4). Multiplexer의 Symbol
(5). Multiplexer의 특징
2. Decoder
(1) Decoder
(2) Decoder의 회로도
(3) Decoder의 진리표
(4) Decoder의 Symbol
(5) Decoder의 특징
3. Register
|
|
|
1. 실험 목적
2. 핵심 내용 정리
3. 예비과제
|
|
|
Encoder
- Decoder
- Multiplexer
- 7-Segement
5. Simulation
실험1) 4 to 1 MUX
실험2)Dip S/W 0~9 입력에 따른 7-segment LED
실험3) Encoder 설계
실험4) Decoder 설계
6.Experimental Results
실험 1~4
A. Data
B. Discussion
7. Analysis
8. Conclusion
9. Re
|
|
|
통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력중 하나로 내보내는 회로이다. <그림 13>에 1-to-4 디멀티플렉서 회로를 나타내었다.
<그림 13>. 1-to-4 디멀티플렉서 디코더
인코더
멀티플렉서
디멀티플렉서
|
|
|
Demux를 구현하시오.
8. 그림 11-9의 시험을 통해 다음 표를 완성하시오.
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y3
0
0
0
1
1
0
1
1
5. 실험 고찰
1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의
|
|
메뉴펼치기
