|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사
|
|
|
논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다.
○1 반가산기
- 그림과 같이 XOR 과 AND로 이루어진 반가산기를
|
|
|
부정값이 입력에 인가되어 Q를 세트 혹은 리셋시킨다. 이러한 동작은, 클럭의 상태가 변할 때만 플립=플롭이 반응하기 때문에 에지트리거라고 부른다.
JK 플립-플롭
적은 시정수를 갖는 RC 회로는 구형의 CLK 펄스를 폭이 적은 스파이크 펄스로
|
|
|
등가회로 및 표시방법을 그림 7-4에 나타내고 있다. 그림 7-4(a) 7-Segment의 형태를 참고로 하여 BCD 코드를 10진수로 변환시키는 표를 나타내면 표 7-4와 같다. 1.실험의 목적
2.사용기기 및 부품
3.관련 이론
4.실험 과정
5.실험 결과
6.결론
|
|
|
and clk = \'1\' then
if Ld8 = \'1\' then Q <= \"1000\";
else if Enable = \'1\' then
if Q = \"0011\" then Q <= \"1000\";
else Q <= Q-1; end if;
end if;
end if;
end process;
S5 <= \'1\' when Q <= \"0101\" else \'0\';
end counter;
endmodule 1. Up counter
2. Down counter
3. Up-Down
|
|
|
AND-OR-INVERT 게이트
U1
U2
U3
핀 2
핀 3
핀 2
핀 3
핀 1
0
0
0
0
+5
+5
0
0
0
+5
+5
0
+5
0
+5
+5
+5
0
0
0
+5
+5
+5
0
0
+5
+5
+5
+5
0
[ 정 리 ]
AND, OR, INVERT, NAND, NOR, 논리 게이트를 이용하여 회로를 구성하여 실험을 하였는데, 그동안 알고 있었던 진리표와 같은 값이 나왔
|
|
|
회로판 읽기:한국반공주의의 의미체계와 정치사회적 기능”
6. 조혜정, “반공/반제 규율 사회의 문화/권력-한 남한 지식인의 탈북지식인을 향한 말걸기”
“남북통일의 문화적 차원:‘북조선’과 ‘남한’의 문화적 동질성/이질성 논의와
|
|
|
AND게이트와 같음을 알 수가 있다. 표 4-8은 같은 입력을 받는 NAND게이트 2개를 병렬로 연결한 후 나온 두 개의 결과값을 다시 NAND게이트에 입력시킨 게이트인데 결과를 보면 OR게이트의 결과와 약간의 오차는 있지만 같다는 것을 알 수 있다. NOR
|
|
|
교체해서 실험을 해보지 못하였는데 breadboard의 영향이 아닐까 하고 잠정적 결론을 내릴 수밖에 없었다. 결과
1. 디지털 시스템트랜지스터를 이용한 NOT 게이트 회로
2. npn, pnp 트랜지스터를 이용한 NOT 게이트 회로
3. Fan-Out
Discussion
|
|
|
AND
&
비트 XOR
^
비트 OR
|
논리 AND
&&
논리 OR
||
조 건 연 산 자
? :
우 -> 좌
대 입 연 산 자
= =+ -= *= /= %= >>= <<= &= ^= |=
우 -> 좌
나 열 연 산 자
,
좌 -> 우
[ 문제1 ] 다음 문장을 실행 했을 대 a의 값을 10진수로 답하시오.
(1) int a;
a=1+2*3-4;
|
|
메뉴펼치기
