|
회로를 구성한다.
⑥ 구성된 회로도를 Quartus 를 사용하여 시뮬레이션 한다.
⑦ BCD가산기의 Simulation 작동 결과를 확인한다.
⑧ Simulation값과 이론 값을 비교해 본다
5. 소자 선택
소자명
수동 소자
74LS83
논리 회로
AND Gate
OR Gate
XOR Gate
Ⅲ. 분석
6.
|
|
|
회로가 IC 1개에 내장되어있다는 말이다. 2 INPUT 이란 말은 입력핀이 2개라는 말이다.2개의 다리에 가해지는 \"1\",\"0\"의 조건에 따라 결과인 출력 핀의 상태가 다르게 된다.
AND GATE 란 AND(논리합) 기능을 가진 논리(게이트) IC라는 뜻이다. GATE는 문
|
|
|
논리회로도
① AND 회로 : 푸시버튼 A와 B가 둘 다 눌렀을 때 릴레이 R이 동작하고, 릴레이 스위치 R이 동작해야 램프 L이 ON된다
② 인터록 회로 : 2개 이상의 회로에서 설비 보호와 운전원의 안전을 위하여 상호 관련된 동작을 서로 구속하여 상
|
|
|
and the ventricles generate their own rhythm
Ventricular Arrhythmia (심실 부정맥)
심근세포의 자동성이 증가하여 동방결절 대신 심실에서 pacemaker 역할을 하여 심장을 수축시키는 부정맥으로 치명적
▶Premature Ventricular Contraction(심실조기 수축)
기존 리듬 주
|
|
|
ACC(Accumulator)
ALU(Arithmetic Logical Unit)
CONTROL BLOCK < 프로젝트명 - 4bit microprocessor >
- 4bit의 기능블럭 밎 각각의 기능
- 4bit의 내부블럭도
- ALU와 ACC의 블럭도 및 설계도
- 4Bit up의 Top-Level 회로도
- 시뮬레이션 결과
|
|
|
회로도 (f)를 구성하고 절차 (5)를 반복하여 표 4(b)에 기록한다.
(7) 절차 (6)에서 구성한 회로 (f)를 이용하여 D를 표 5 와 같이 변화시키면서 Q와 의 논리상태를 측정하여 표 5(b)에 기록한다.
(8) 7474 D flip-flop과 7404 NOT 게이트를 이용하여 회로도 (g)
|
|
|
키면서 Q와 의 논리상태를 측정하여 표 5(b)에 기록한다.
(8) 7474 D flip-flop과 7404 NOT 게이트를 이용하여 회로도 (g)를 구성하고 절차 (7)을 반복하여 표 5(b)에 기록한다.
(9) 7404 NAND 게이트를 이용하여 회로도 (h)를 구성하고 T를 표 6과 같이 변화시키
|
|
|
회로를 의미한다.
전감산기의 진리표는 다음과 같다.
D의 카르노맵
B의 카르노맵
이 회로도 보면 전가산기가 반가산기 2개가 들어가는 것처럼 전감산기도 반감산기 2개가 들어간다.
가산기는 덧셈 감산기는 뺄셈, 곱셈은 덧셈의 반복으로, 나
|
|
|
회로를 보지 않아도 연결할 수 있을만큼 익숙해지기도 했다. ‘인내는 쓰다. 그러나 그 열매는 달다.’라는 인생의 진리를 발견할 수 있었던 프로젝트이기도 했다.
제 목 : 라인 트레이서
◎ 과 목 : 회로이론
◎ 담당교수 : 이강환 교수님
◎
|
|
|
회로를 재구성하여보니 정상적으로 7-segment가 작동하였다.
(TTL DATA SHEET에서는 f-15, g-14, a-13, b-12, c-11, d-10, e-9순서로 연결)
이번 실험을 통하여 Decoder, Encoder의 회로를 AND,OR,NOT으로 구성하는 방법과
7-Segment회로가 어떻게 구성되어지는지를 확인
|
|
메뉴펼치기
