|
EXPERIMENT 1 Basic Gates
1. 실험 목적
⑴ AND, OR, NOT, NAND, NOR, XOR 게이트를 이용하여 각각의 입력 값을 넣었을 때, 출력되는 값이 어떻게 달라지는지 실습한다.
⑵ AND, OR, NOT 게이트를 서로 범용하여 연결하면 어떤 결과가 얻어지는지 실험을 통하여
|
|
|
회로도와 사진, 결과표
오실로스코프에 나타난 파형과 파형의 이해
가산기에서는 반가산기, 전가산기, 2-bit 병렬 가산기 에 관한 실험 회로도와 사진, 결과표 1. 실험목적
2. AND 게이트와 OR 게이트
가. AND 게이트 실험
나. OR 게이트 실
|
|
|
1
0
0
5
0
5
1
0
1
1
0
5
5
5
1
1
0
0
5
0
0
5
1
1
0
1
5
0
5
5
1
1
1
0
5
5
0
5
1
1
1
1
5
5
5
5
1
(2) 다음 회로를 구성하고 실험을 통하여 표를 완성하시오.
입력
출력(X)
입력논리
X= [ {(A*B)*C} * {(A*B)*C} ]
A
B
C
전압(V)
논리(1,0)
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
|
|
|
not CLK_4M after 10 ns; -- 50Mhz 클럭 발생
RSTB<=\'1\' after 200 ns; -- 리셋 신호
end tb;
1-2) 동작 결과
500hz로 세그먼트가 순차적으로 점멸하기에 숫자가 차례대로 표시되어야 하는 듯 하지만 육안으로는 500hz를 인식 할 수 없기에 동시에 발광하는 것처럼
|
|
|
0;b=4\'b0000;
end
endmodule
#HW3
Complete the 4to1 mux and simulate it using testbench. Report must include your own explanation.
→ Input : 4bit [3:0]D, 2bit [1:0]S Output: 1bit Y
module MUX4to1(
input [3:0]d,
input [1:0]s,
output y
);
assign
y = d[0]&(~s[1]&~s[0])|
d[1]&(~s[1]& s[0])|
d[2]&( s[1]
|
|
|
6. 논의 사항
1) Booth 알고리듬과 일반 shift and add 알고리듬의 차이점을 논하시오.
일반 shift and add algorithm은 곱셈을 수행하는데 있어서 시프트-더하기 곱셈 알고리즘이 항상 제대로 동작하지 않는다. 특히 하나 또는 두 개의 오퍼랜드가 음수
|
|
|
and CMOS Dynamic Characteristics
EXERCISE OBJECTIVE
TTL과 CMOS gate의 transition time과 propagation delay를 결정한다.
DISCUSSION
·transition time은 10%에서 90%까지 움직이기 위한 digital 신호가 요구되는 시 간이다.
·propagation time은 입력이 50%, 출력이 50% 교차되었을 때 사
|
|
|
.
NOR gate의 출력은 어떤 입력이 high일 때 low이다.
high input은 OR 또는 NOR gate에서 불가능할 것이다.
low input은 OR 또는 NOR gate에서 가능할 것이다.
OR/NOR gate 출력은 서로 보완적이다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
·데이터 변환은 CS신호의 falling edge에서 흔히 일어난다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
곱셈기를 설계하였다.
Evaluation
ALU와 Booth 곱셈기를 설계하였다. 가감산기와는 달리 연산 자체를 하나하나 지정해준 것은 아니고 +, -등 연산자를 이용하여 할 수 있었으며 C와 비슷한 if, case등 조건문을 사용하여 C에 익숙한 덕분에 크게 어려움
|
|
메뉴펼치기
