|
and load = \'0\' then
st_out <= st_in;
end if;
end process;
end behave;
Conclusion
· state diagram을 통해 \'유한 문자열 인식기\'의 상태변화 및 출력값을 파악할 수 있었으며 \'case\'를 사용하여 상태변화를 표현할 수 있었다. Moore machine을 이해하고 설계하였고 I
|
|
|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
|
|
AND, OR, NOT 게이트를 구현하라.
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4. 2입력 NOR 게이트를 가지고 기본 게이트인 AND, OR, NOT 게이트를 구현하라.
1) AND 게이트
2) OR 게이트
3) NOT 게이트 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험
|
|
|
3비트와 2비트의 곱을 NAND GATE와 NOT GATE만을 이용해 7-SEGMENT에 표현 1. 설계 목적
2. 회로도
3 . 제작사진
4. 문제점 및 해결방법
5. 비용,역할 분담 및 제작 일정
|
|
|
AND게이트로 된 J-K 플립플롭
스위치 뱅크
SWG
3. 기본 이론
플립플롭(이하-FF ), 쌍안정, 또는 2진수는 두 개(단지 두 개)의 안정된 상태를 갖는 회로이다. 한 신호가 이 회로를 다른 안정된 상태로 변화시킬 때까지 이 회로는 안정된 상태를 유지하
|
|
|
곱셈기, 나눗셈 연산기에 BCD-to-Binary 회로를 추가하여 signed-BCD 입력, Sign & magnitude binary 출력의 연산기를 구현한다.(그림)
( 4칙 연산 모두 양/음 계산이 가능 해야 한다. )
2. 입력은 백의 자리 값까지 입력을 위한 3개의 Hex키보드와 음수 표현을
|
|
|
1
0
1
1
1
1
0
0
0
1
1
1
0
0
1
0
0
1
0
1
0
1
1
1
0
1
1
1
0
1
1
0
1
0
1
위의 진리표를 POS 형태로 간략화한 후 OR-AND 회로망을 얻고, 이를 NOR-NOR 회로망으로 변환한 뒤 실혀하여라. 또한, NOR-NOR 회로망이 NAND-NAND회로망과 같은 출력을 얻을 수 있음을 보이고, 사용
|
|
|
회로도
라. 최종구현 회로(사진 첨부)
Time process part
그림
그림
Adjustment part
Representative part
그림
그림
1시간 동작 후 오차 확인
그림
그림
마. 구현된 회로 검증 내용
-오실로 스코프 출력 등
O s c i l l a t o r
(Oscillator output)
1/10M 분주 통과 파형
|
|
|
회로에 있었던 것이 아니라 우리 팀에 있었다. 출력 값 Z는 q2 State와 입력에 의해서 나타나는 것인데 입력 때문에 비동기 출력이 된다. 그래서 4클락이 띈 후에 state가 100 이 되면 AND 연산이 바로 되어서 4클락 후에 램프가 켜져버린다.
이 점을
|
|
|
회로는 그 결과 값을 통해 1의 개수가 홀수 일 때는 1로 출력하며, 짝수 일 때는 0으로 출력됨을 알 수 있었다. 이번실험이 비교적 간단한 실험이었지만 논리 게이트를 직접 구성하고 측정함으로써 논리 게이트의 동작특성을 이해하는데 많은
|
|
메뉴펼치기
