|
/rnrlehddl.tistory.com/173
https://myeonguni.tistory.com/1113
https://fpga.tistory.com/13?category=586444
https://riverglennapts.com/ko/combinational-circuit/197-demultiplexer.html
https://terms.naver.com/entry.nhn?docId=755447&cid=42341&categoryId=42341
https://blog.naver.com/PostView.nhn?blogId=eo
|
|
|
and mute = '0' then
sori_in_temp1(0) <= '1';
else sori_in_temp1(0) <= '0';
end if;
end process;
process (reset, clock)
begin
if reset = '1' then
cnt <= X"0000";
elsif clock'event and clock = '1' then
if cnt = X"270f" then
cnt <= X"0000";
else
|
|
|
회로에 의해 조립되어 있다. 수직 감쇠회로와 증폭회로는 관측파형 신호를 브라운관의 수직 편향저압에 조정하기 위한 회로이고, 스위프 회로는 수평축이 시간축이 되도록 동작시키는 회로이다. 동기회로(트리거회로)방식은 싱크로스코프로
|
|
|
not gate)에 의한 전파 지연>
4. Data & Result
(1) VHDL code
1. transport delay
library ieee; use ieee.std_logic_1164.all;
entity bool_func is
port ( x : in std_logic;
y : out std_logic );
end bool_func; 1. Title: VHDL을 이용한 inertial delay와 transport delay 확인
|
|
메뉴펼치기
