|
= [1 0 1 0];
net=newff(minmax(a),[1,1],{'tansig','purelin'},'traincgp');
net.trainParam.show = 15;
net.trainParam.epochs = 200;
net.trainParam.goal = 1e-7;
[net,tr]=train(net,a,b);
g = sim(net,a); - AND 연산
- OR 연산
- XOR 연산
|
- 페이지 2페이지
- 가격 700원
- 등록일 2004.10.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
= A' + B' 1.논리 게이트
▲ AND 게이트 (곱)
▲ OR 게이트 (합)
▲ NOT게이트 (부정)
▲ NAND 게이트
▲ NOR 게이트
▲ XOR 게이트와 XNOR 게이트
▲결선형 AND와 OR
2.부울 대우의 기본 정리와 성질
<부울 대수의 기본 관계식>
+표 들어 있음.
|
- 페이지 3페이지
- 가격 1,000원
- 등록일 2006.02.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
AC prime D
5) 주어진 함수의 논리회로를 구성하여 그리고, 카르노 맵을 사용하여 간략화시킨후, AND-OR와 OR-AND 로 각각의 동일한 출력을 갖는 회로를 구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
f(A,B,C,D)=
SUM (0,4,8,9,10,11,12)
f(A,B,C,D)=
PI (0,4,8,9,10,11,12)
CD
AB
|
- 페이지 3페이지
- 가격 700원
- 등록일 2002.09.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
and/or mothers,” he said.... Kariln은 일본은 여성 블로거들의 증가 열풍을 경험해왔다고 말했다. 이는 일본이 단지 상당수의 고등교육을 받은 여성들이 결혼 이후에 실직하게 되는 산업화 이후의 국가이기 때문이다. “블로깅을 통해서, 이 여성들
|
- 페이지 8페이지
- 가격 1,800원
- 등록일 2014.01.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
AND 게이트 회로 결선 )
결 과 값
그림 1-6 (OR 게이트 회로 결선 )
결 과 값
그림 1-7 (NOT 게이트 회로 결선 )
결 과 값
그림 1-9 (AND-OR-NOT 게이트 회로 결선 )
결 과 값
5. 참고자료
(1) http://www.alldatasheet.com
(2) CAD TOOL을 이용한 디지털 전자 공학실험(보
|
- 페이지 4페이지
- 가격 700원
- 등록일 2006.11.19
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
and Feminism, Cambridge: Polity Press.
Eisenstein, Z., 1981, “Reform and/or Revolution:Toward a Unified Women's movement”, L.Sargent (ed.), Women and Revolution, Boston: South End Press.
Engels, F., The Origin of the Family, the Private Property and the State, 1884: 김대웅 옮김, 1985, 가족의 기원,
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2006.01.18
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
출력(Y)
(V)
A(V)
B(V)
0
0
0
5
0
5
0
5
5
0
5
0
5
5
5
0
5. 기초실험 (2)의 실험결과에 대한 타이밍도를 그리시오.
A
B
C
X
6. 다음 OR 게이트 회로의 논리식을 쓰시오.
X = ((A+B)+C)+D
Y = (A+B)+(C+D)
7. 다음 AND 게이트 회로의 논리식을 쓰시오.
X = ((AB)C)D
Y = (AB)(CD)
8. 본
|
- 페이지 3페이지
- 가격 800원
- 등록일 2017.03.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
_transfer method
=(((a+a)'+(b+b)')'+((a+a)'+(b+b)')')' // use the not_transfer method
To display this expression
you need 4 gate.
3.AND gate : a*b
a*b=((a)'+(b)')'
=((a+a)'+(b+b)')'
you need 3 gate
|
- 페이지 2페이지
- 가격 500원
- 등록일 2010.04.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
OR게이트는 입력 중 어느 하나 또는 두 개가 모두 1일 때 출력이 ·이 되는 논리게이트를 말하며 , OR 게이트의 논리기호와 진리표는 아래 표 와 같이 나타내었다 . TTL IC로 OR 게이트는 7432(2입력)형이 있다
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
AND 게이트와 마
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2010.06.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
verilog 로 짠 AND, NOR, OR, NAND, NOT, XNOR 게이트
모두 Verilog로 짠거구, 알집으로 압축해서 올렸습니다.
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2008.05.14
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|