|
Booth’s multiplier를 설계한다. 이때 16-bit word의 입력과 출력을 가지도록 한다.
-곱셈기를 구현하기 위해 곱셈 과정에 대한 수학적 이론 정리
≪ 그 림 ≫ ≪ 그 림 ≫
≪ 그 림 ≫
-곱셈 과정에서의 shift and add 동작에 대한 이해
≪
|
|
|
Booth’s Algorithm
(2) 동기
(3) 목적
(4) 연구 접근 방법
4-1) 1-bit Adder
4-2) 1-bit ALU
4-3) Subtraction 추가
4-4) 1-bit ALU & MSB ALU
4-5) 1-bit ALU & MSB ALU
2장 – 관련연구
3장 – Design
(1) 설계 단계
1-1) 32-bit ALU
1-2)
|
|
메뉴펼치기
