|
증가하다가 9.2V에서 1mA가 흐르는 것을 확인할 수 있었다. Ⅰ. 실험목적
Ⅱ. 실험 1
1. PSpice 모의실험
2. 실험 도구 및 장비
3. 실습
4. 분석 및 고찰
Ⅲ. 실험 2
1. PSpice 모의실험
2. 실험 도구 및 장비
3. 실습 및 결과
4. 분석 및 고찰
|
|
|
|
실험 2에서는 이 점에 대해서 더욱 면밀하고 단계적으로 그 과정을 살펴볼 수 있었다. Ⅰ. 실험목적
Ⅱ. 실험 1
1. 실험 도구 및 장비
2. PSpice 모의실험
3. 실습 및 결과
Ⅲ. 실험 2
1. 실험 도구 및 장비
2. PSpice 모의실험
3. 실습 및 결
|
|
|
실험의 결과와 오차는 다음과 같이 나왔다.
VTH(V)
RTH(Ω)
IL(mA)
RL(Ω)
측정치
계산치
오차
(%)
측정치
계산치
오차
(%)
측정치
계산치
원회로와 계산치의
오차
(%)
원회로
태브냉
등가회로
330
3.38
3.382
0.06
802
802.70
0.09
2.90
2.99
2.98
2.7
120
3.38
3.382
0.06
802
|
|
|
결과에 영향을 줄 수 있다.
실험을 통해 노턴의 정리를 이용하여 복잡한 회로망에서 어느 한 부분에 대해서만 전류에 관심이 있는 경우 다른 부분의 회로의 복잡성을 감소시켜 등가회로를 적용할 수 있다는 것을 알 수 있었다. 없음
|
|
|
회로(그림26-5)를 구성하고, 각각의 RL 값에 대한 IL을 측정한다. 표 26-1에서 "IL, Measured, Norton Equivalent Circuit"에 값을 기록한다. S1을 개방하고 전원을 끈다.
실험21. 노튼의 정리(결과 보고서)
1. 실험목적
(1) 한 개 또는 두 개의 전압원을 갖는 직류
|
|
|
흐르는 전류의 크기는 같고 위상은 반대여서 전류의 합이 최소가 되고 저항에 최대 전류가 흐르는 것을 알 수 있었다. 실험 6. 공진 회로
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
|
내부저항 값과 비슷한 51Ω 저항에 걸리는 전압을 측정함으로서 함수발생기 내부의 저항값을 알아볼 수 있었다. 실험 4. 부하 효과 (loading effect)
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고서
6. 결과 보고서
|
|
|
감소시켜 f=250Hz 일 때는 커패시터의 임피던스가 4배가 되어 커패시터에 걸리는 전압이 더 많아짐을 관측할 수 있었다. 실험 3. 접지 개념
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고서
6. 결과 보고서
|
|
|
약 1V가 나왔고 7400 TTL 2개의 게이트에서 입력단과 출력단의 전위차가 1V가 측정되는 것을 알 수 있었다. 실험 7. 디지털 게이트의 전기적 특성
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
|
상승시간을 계산하면 약 36.88가 나오는데 우리가 측정한 실험값과 거의 비슷함을 알 수 있다. 실험 5. 시간 응답 특성과 주파수 응답 특성
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
메뉴펼치기
