|
9.1 이론적 배경
- 계수 회로는 시간 펄스의 수를 세거나 제어장치에서 각종 회로의 동작을 제어하는ㄷ p에주용한 역할을 하는 회로이며 대표적인 순서 논리 회로 중의 하나
- 계수기는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로
|
|
|
회로를 기판에 구성한다.
- 전원을 켜고 DC 10V로 조정한다.
- R1과 R2, R3, R4에 인가되는 전압을 측정한다.
- 각 저항을 통해 흐르는 전류를 측정한다.
- 측정값을 표9-2에 기록한다.
실험1
실험2
5. Pspice 시뮬레이션 실험결과 예상값
실험1 예상값
실
|
|
|
디코더 출력
Pulse
Input
LED1
LED2
LED3
LED4
LED5
LED6
LED7
LED8
LED9
LED10
0
1
2
3
4
5
6
7
8
9
표 12-3E.
Decimal
Input at
D
C
B
A
Input0
Input1
Input2
Input3
Input4
Input5
0
1
2
3
4
5 1. 목적
2. 기본 이론
3. 사용기기 및 부품
4. 실험 과정
5. 실험 고찰
6. 필요한 결과
|
|
|
+5
4
0
+5
0
+5
5
0
0
0
+5
6
+5
+5
+5
0
7
+5
0
+5
0
8
0
+5
0
+5
9
0
0
0
+5
10
+5
+5
0
0
11
+5
0
0
0
12
0
+5
0
0
13
0
0
0
0 실험 6. Bistable or flip-flop
1. 목적
2. 실험 기기 및 부품
3. 기본 이론
4. 실험 과정
4. AND-게이트된 J-K 마스터-슬레이브 플립플롭
6. 필요한 결과
|
|
|
실험 3에서 각 단의 전압과 전류의 변화가 있었는가?, 만약 있었다면, 그 이유에 대해서 쓰시오.
6. 필요한 결과
표 3-1
74LS00
74HC00
Pin 1
Pin 3
Pin 1
Pin 3
0
0
+5
+5
표 3-2-1
74HC00
74LS00
Voltage at pin
Voltage at pin
1
2
3
1
2
3
0
0
0
0
+5
0
+5
0
0
+5
0
+5
+5
+5
+5
+5
표 3-2
|
|
|
PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input dat
|
|
|
10-8 트위스트된 링카운터
Count
Pulse
LED1
LED2
LED3
LED4
LED5
0
L
L
D
D
D
1
2
3
4
5
6
7
8
9
10
11
Clock
Q1
Q2
Q3
Q4
Q5
그림 10-8 실험 5에 대한 트위스트된 링카운터. 1. 목적
2. 기본이론
3. 실험기기 및 부품
4. 실험과정
5. 실험 고찰
6. 필요한 결과
|
|
|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
. 함수 발생기의 출력이 -2V ~ 2V, 10kHz 정현파이고 출력에 10k 저항이 아래 그림과 같이 직렬로 연결되어 있다. 51에 -2V ~ 2V, 10kHz 정현파가 걸리도록 점선 안에 들어갈 회로를 OP-Amp를 이용하여 설계하고 PSPICE로 simulation한 결과를 제출하라.
|
|
|
결과 그래프를 나타내어라. 또, C를 포함하여 PSpice simulation을 하여라.
* 1N914 혹은 KDS160 다이오드를 사용해야하나, PSpice에서 찾을 수 없는 소자였습니다. 1N914 Datasheet를 보니 1N4149 소자가 비슷한 특성을 가지고 있기에, 이 번 Simulation에서는 1N4149
|
|
메뉴펼치기
