|
예비보고서
1. 작품구상
2. 구성작품의 동작
3. 블록도
4. 사용된 IC의 Data sheet 핀 배치도 및 펑션 Table
결과보고서
1. 작품 구성시 문제점
2. 작품의 실제 구성
3. 사용된 부품, 공구
4. Orcad Capture 프로그램으로 그린 회로도
5.
|
|
|
실험에서 회로구성을 제대로 한 거 같은데, 계산 값 과 측정값의 오차가 너무 크게 나와버렸다. 그래서 우리조가 회로를 잘 구성하였다고 생각하고 다른 조 형의 도움을 받아 회로를 다시 구성하였다. 하지만 결과는 같은 값이 나왔다. 저항을
|
|
|
실험(1) 의 회로를 수정하여 다음의 회로를 구성하라. 이 때, V5 는 VSIN 을 이용하고, 5sin(2π × 100t) V 로 하라.
(4) Time Domain Analysis 를 수행하여, V5 를 하나의 그래프에 출력하고, U3C 의 출력전압을 별도의 그래프에 출력하라. 시뮬레이션 결과로부
|
|
|
회로도를 꾸미는 것이 파형이 잘 나왔다.
Down count sequence
위의 두 가상실험은 회로도의 입력을 주는 것이 정확한지 확신 할 수 없었다. 그래서 Up 카운터와 Down 카운터의 파형을 볼 수 있도록 조정하는 것에 초점을 맞추어 실험 때 결과 값을 비
|
|
|
회로 설계 해보기
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
0
0
1
10
1
1
0
1
∴
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
0
0
1
10
0
0
0
0
∴
00
01
11
10
00
0
0
0
1
01
0
0
0
0
11
0
0
0
1
10
0
0
0
1
∴
00
01
11
10
00
0
1
0
0
01
0
0
0
0
11
0
0
0
0
10
0
1
0
0
∴ ■ 실험 목표
■ 사용 부품
■
|
|
|
회로를 직접 꾸며보고 눈으로 확인함으로써 완전히 이해해야 하겠다. 또한 Bread Board, 멀티미터 등의 실험기구를 잘 익혀서 실험기구 오작동으로 인한 실험중단이나 오차를 줄여야 하겠다. 1. 실험 목적
2. 실험 준비물
3. 기초 이론
4.
|
|
|
실험 자료에 대한 그래프를 어떻게 그리는지 몰라서
고생을 했다. 실험 결과는 두 번째 VB= 6.6 [V] , IB= 0.03 [mA] 실험에서 VCE 의 측정값과 이론 값의 오차가 발생하였는데 첫 번째 , 세 번째 실험은 미세한 오차를
제외하고 거의 일치하는 것을
|
|
|
실험하여 얻은 결과로 V-I 그래프를 그리는 것이다. 앞에서 말했듯이 우리 조에서는 오차가
완벽하게 0%로 이론값과 정확하게 일치하는 값을 얻었다. Ohm의 법칙에 의한 이론상으로는 I-V 그래프는 일차함수가
나와야 한다. 따라서 우리조도 정
|
|
|
회로도 (i)를 구성하고 J, K를 표 7과 같이 변화시키면서 CLK 신호를 가해 Q와 의 논리상태를 측정하여 표 7(a)에 기록한다.
(11) 회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비
|
|
|
실험 책에 는 100Hz에 맞추라고 나와 있지만 내용상 1000Hz의 오타로 보인다.) 2Vp-p출력이 Q2의 컬렉터에서 관측될 때까지 발생기 출력을 조정하라. AB 양단에 나타난 신호전압 VAB2값을 측정하라.
6.C2를 이동하여 R5와 R6를 다시 바이패스 시킨 다
|
|
메뉴펼치기
