|
이번 실험에서는 먼저 달링턴 회로를 구성하고 회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비
|
|
|
될 수 있다. C1과 C3는 각각 입력과 출력의 결합 커패시터 역할을 하고 C2는 바이패스 커패시터 역할을 하게 된다. 요약문. 1
실험내용 2
실험결과 6
문제점 및 애로사항 10
설계프로젝트 진행사항 10
결론 10
(별지) 측정 Datasheet 11
|
|
|
확인.
마지막으로 다중 증폭단을 갖는 직류 결합 시스템의 바이어스 전압과 전류를 측정하는 것이 이번 실험의 목적임. 요약문 1
실험내용 1
실험결과 7
문제점 및 애로사항 12
설계프로젝트 진행사항 13
결론 13
(별지) 측정 Datasheet 13
|
|
|
JFET 트랜지스터의 출력 특성, 드레인 특성, 그리고 전달 특성을 예측하고 직접 확인하는 실험
포화전류 IDSS와 핀치 오프 전압(Pinch-off Voltage) VP 측정 요약문 1
실험내용 1
실험결과 2
문제점 및 애로사항 5
결론 5
|
|
|
5. 중첩 원리
6. Thevenin / Norton 회로와 DC 전원장치
설계문제 계산값, pspice값을 계산 비교 및 증명 5. 중첩 원리
6. Thevenin / Norton 회로와 DC 전원장치
|
|
|
아날로그 3장 브리지 회로와 ? ????? 등가회로 변환, 측정문제 및 해설
아날로그 4장 노드전압 및 망전류 회로해석 방법, 측정문제 및 해설 아날로그 3장 브리지 회로와 ? ????? 등가회로 변환, 측정문제 및 해설
아날로그 4장 노드전압 및 망
|
|
|
2주차 rlc 수동소자와 ttl ic 예비레포트 RLC 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙과 저항의 직렬병렬
|
|
|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
|
따른 전류 값을 이용해 다이오드의 특성곡선을 그려 문턱전압에 대한 이론과 비교해보고 DC 저항과 AC 저항의 값을 확인하여 보았다. 요약문
실험내용
실험결과
문제점 및 애로사항
설계프로젝트 진행사항
결론
(별지)측정 Datasheet
|
|
|
생긴 이유는 장치 내에서 어느 정도 오차가 발생했을 가능성도 있고, 저항과 캐패시터가 갖는 값이 항상 같을 수는 없기 때문이다.(그렇기 때문에 저항에는 미리 오차율에 대해 표시가 되어있다고 생각한다.) 실험 준비물
실험
고찰
|
|
메뉴펼치기
