|
목적
VHDL로 작성된 16bit myrisc processor를 참조하여 Verilog를 이용하여 설계, 구현한다.
필요성
주어진 16bit risc processor VHDL 코드를 참조하여 이번 학기 컴퓨터 구조 수업에서 배운 RISC processor과 ALU(Arithmetic Logic Unit) 등의 구조와 Pipelining등의 기술
|
|
|
프로세서의 도래
② 일반적인 Network Processor의 구조
③ 상용 Network Processor의 소개 - Intel IXP1200
④ Verilog HDL
2) 지금까지 연구한 내용
① 802.11 MAC에서 처리되어지는 Frame들의 Format
② Frame Generation하는 과정을 C/C++로 모델링
2. 연구진행계획
|
|
|
Verilog HDL 언어로 코딩하고 Synthesize - XST단계까지 실행
3. 실험 장치
4. 실험 방법
(1) Two-input AND 게이트의 설계를 bit operators (비트 연산자)를 이용하여 디자인하고, 테스트 벤치를 이용한 시뮬레이션으로 확인 후 장비를 이용하여 동작을 시
|
|
|
HDL(Hardware Description Language)
1.2.3 FPGA를 이용한 설계 흐름
2. 본론
2.1 Xilinx ML310 Board Specification
2.1.1 ML310 Board
2.1.1 Virtex2pro
2.2 Ethernet MAC 연구
2.2.1 Ethernet MAC 원리
2.2.2 Ethernet MAC 스케메틱 및 핀배치
2.3 OFDM MODEM 구현
2.3.1 OFDM MODEM의 원리
2.3.2
|
|
|
Programming(구조적 기법)
- ALGOL PASCAL C
1) 모듈화
2) go to 문 제거
객체 지향(object - Oriented Programming)
- smaltalk C++ JAVA
WORD PROCESSOR
OLE(Objext Linking and Embedding) data base, PC 통신과, internet
문서작성기
Text Editer
- Line editor
EDLIN (Dos), ex(Unix)
줄단위편집-줄번호
|
|
|
VHDL 기초와 응용
이 대 영 | 홍릉과학출판사 | 1996년 01월
[2] 하드웨어 엔지니어를 위한 VHDL
박 세 현 | 그린 | 1998년 02월
[3] Real XILINX FPGA World
김 혁 | 엔트미디어 | 2006년 04월
[4] ISE를 이용한 VHDL 및 FPGA 실습
김 재 철 | 홍릉과학출판사 | 2005년 02
|
|
|
|
TO_PLD_INTERRUPTS_EPXA4_10 = "MEGALAB COLUMN 2";
PLD_TO_STRIPE_INTERRUPTS_EPXA4_10 = "MEGALAB COLUMN 2";
PROCESSOR_DEBUG_EXTENSIONS_EPXA4_10 = "MEGALAB COLUMN 2";
STRIPE_TO_PLD_BRIDGE_EPXA4_10 = "MEGALAB COLUMN 1";
FAST_FIT_COMPILATION = OFF;
SIGNALPROBE_DURING_NORMAL_COMPILATION = OFF;
|
|
|
로그 타입과 달리 드라이버 내부에 있습니다.
모터드라이브의 회로도
3. 참고문헌
-Barr, Michael."Pulse Width Modulation," Embedded Systems Programming, September 2001, pp. 103-104.
-다스씨스템 홈페이지 기술지원
-blog.daum.net/princesschohy
-Ohm사 '컴퓨터 기반의 제어와
|
|
|
Verilog HDL와 simulation
2) simulation
3) combo box를 통한 동작 결과
(2,3번실험 모두 동일)
(2) Four-bit XOR 게이트
(3) 1-bit full adder 회로
2. 토의
3. 결론·
에 해당하는 자세한 내용들을 작성해놓았습니다. 참고하시길 바랍니다.
이번 Lab0
|
|
|
가이드”, 한빛미디어 2002.
[network processors] "will soon reside in every piece of networking or communications equipment", Process Lab., Dept. of Electrical and Electronic Eng. Yonsei University, 2001. 6. 1. 주제성격
2. 연구제목
3. 연구동기
4. 연구내용
5. 참고문헌
|
|
메뉴펼치기
