|
bit를
함께 4to1 MUX로 입력시켜, flags를
select bit으로 한 결과값을 g[3]으로 출력한다. 이 g[3]과 enable값을 AND 게이트를 통과시키면 최종 출력값이 나오게 된다.
설계된 모듈은 다음을 만족해야 한다. (아래는 Karnaugh map의 형태가 아니다)
op
flags
0
1
2
3
|
|
|
16];
⑤ 함수 ‘read_adc\' : ADC 값을 읽어옴
unsigned char read_adc(unsigned char adc_input)
{
ADMUX = adc_input | (ADC_VREF_TYPE & 0xff);
delay_us(10);
ADCSRA |= 0x40;
while ((ADCSRA & 0x10) == 0);
ADCSRA |= 0x10;
return ADCH;
}
⑥ 메인 함수
void main(void)
{
unsigned char adc_data;
ADMUX = ADC_VREF_T
|
|
|
Immediate add를 통한 연산자 직접입력 연산) ? 연산종류는 Add, Immediate add, Sub, AND, OR, NOT, Left Shift, Right Shift의 8개 연산 수행
4) Add, Immediate add, or Sub의 경우에 Overflow 측정
또한, 설계된 Microprocessor는 5KHz로 작동하며, 8bit*16의 RAM을 갖고 있다.
|
|
|
각 줄에 주석을 달고, 이 함수가 어떻게 sine 함수를 연속적으로 발생하는지 설명하시오.
문제 3. 이 코드에서 발생하는 sine 함수의 주파수를 계산하시오.
문제 4. 이 함수와 kit 회로도를 참고하여 sine 함수의 peak-to-peak 크기를 계산하시오.
|
|
|
bit들은 제어 register에 있는 mask bit와 일치하는 것을 갖는다.
This is a read/write register. Ignore reads from reserved bits. Write zeros to reserved bit
11.3.6 FICP Status Register 1 (ICSR1)
table 11-7에서 보여지는 ICSR 1은 수신자는 동기화, 전송자는 active, 전송 FIFO는 다 차
|
|
|
16
가. 실리콘 온 인슐레이터 기술 ······16
나. 메모리 컨트롤러 ··············17
다. 하이퍼 트랜스포트 기술 ··········17
5. 인텔 쿼드코어 QX6700 ··············19
가. 이것이 쿼드
|
|
|
bit 1 이 “1”이면 이 핀은 프로서세에서 버스 사이클의 buswidth를 선택한다.buswidth이 “0”이면8-bit 사이클이 발생한다. CCR bit 1이 “0”이면 버스는 항상 8-bit 버스이다.
11. NMI : 230EH를 통해 마스킹이 불가능한 인터럽트이다.up-edge에서 sample된다
|
|
|
16C84/PIC16F84의 해설>
1. 특징 ..
2. 칩 단자표 ..
|
|
|
|
-------------
IRP EQU .7
RP1 EQU .6
RP0 EQU .5
NOT_TO EQU .4
NOT_PD EQU .3
ZF EQU .2 ;ZERO FLAG BIT
DC EQU .1 ;DIGIT CARRY/BORROW BIT
C EQU .0 ;CARRY/BORROW FLAG BIT
W EQU B'0'
F EQU .1 전자시계 사용 설명서랑..소스코드(.asm)입니다. A+받은 소스라 좋은 점수 받을꺼에요..
|
|
|
프로세서를 사용한 전디지털 방식의 제어회로를 구성하였다. 실험을 통하여 마이크로프로세서에 탑재된 Soft start알고리즘, 효율향상 알고리즘, 그리고 전동기 보호 알고리즘이 효과적으로 동작하는 것을 보였으며 유도전동기의 역기전력과
|
|
메뉴펼치기
