|
에는 JK=10을 입력해보았다. 그 결과 Q=4.346V NQ=0.025V를 출력했고 이것은 이진값으로 1,0을 의미한다. JK=10일 때 JK플립플롭은 Q=1, NQ=0을 출력하며 이것은 세트 의 역할을 한다고 할 수있다. 마지막으로 JK=11을 입력해보았다. 실험결과 Q=0.037V, NQ=4.345V
|
|
|
JK플립플롭 이란?
JK 플립플롭은 RS 래치에서 금지된 입력(RS 래치에서 RS=\'11\')을 토글로 바꾸어 동작하도록 만들어진 플립플롭이다. 결국 RS 플립플롭에 토글 기능을 합친 플립플롭이다.
입력 JK가 논리 입력 00, 01, 10은 RS 플립플롭과 같고, JK=11
|
|
|
럼 동작하기 때문에, SR과 T의 조합으로 이루어졌다고 할 수가 있다. JK플립플롭의 진리표를 살펴보자.
JK플립플롭 진리표
J
K
Q
Q+
0
0
0
0
0
0
1
1
0
1
0
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
0
그리고 CLR과 CLK라는 새로운 입력값이 보이는데 CLR은 CLEAR을 뜻하
|
|
|
JK플립플롭 실험에서는 Vcc값 고정 J,K값을 번갈아 가면서 변화 시킨 결과 출력 전압 Q값의 H/L을 구분 할 수 있는 접압을 1.2[v]로 확인했다. 따라서 JK플립플롭의 출력값에 영향을 미치는 요소로는 Vcc값이고, JK플립플롭에는 J,K값이 영향을 미치는
|
|
|
일시적인 보관 또는
디지털 신호의 전송되는 시간을 늦춰주는 지연 목적에 사용된다.
4. T플립플롭
T(Toggle) 플립플롭은 JK플립플롭의 J와 K단자를 연결한 것으로 입력 단자가
T하나이며, 입력이 있을 때마다 플립플롭의 값이 반전된다. 이러한
|
|
|
플립플롭이 이전 상태를 저장 하는 것 과 S가 1이면 1, R이 1이면 0, S와 R로부터 동시에 1이면 결과를 알 수 없음을 확인할 수 있었다. 또 결과 레포트를 작성하면서 SR플립플롭의 단점을 보완한 JK플립플롭에 대해 알 수 있었고, 디지털 회로에서
|
|
|
가장 많이 사용되는 메모리 소자는 플립플롭이라고 하는 소자이며
가장 기본적인 플립플롭을 래치라고 한다 1. 래치
2. R-S플립플롭
3. D-플립플롭
4. JK-플립플롭
5. T-플립플롭
6. 동기식 카운터
7. 비동기식 카운터 BCD
8. 10진 카운터
|
|
|
JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비보고서
1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플
|
|
|
7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
|
플립플롭의 기능을 따라 값의 변화가 분명했기 때문에 더는 신경 쓰지 않았다.
마지막 실험은 JK-플립플롭의 특성을 SN7476를 이용하여 알아보았다. 보통 사용하던 TTL과 달리 입력 Vcc를 5번 핀에 GND를 13번 핀에 주는 것을 주의하였다. 입력 J와 K
|
|
메뉴펼치기
