|
측정하지 못하였고 전위차와 극판 면적이 작고 두 극판 사이의 거리가 가까운 경우에 측정하기가 상대적으로 쉬웠다.
참고: phylab.yonsei.ac.kr (연세대학교 물리실험실) 물리실험 결과 레포트
2. 축전기와 전기용량
실험결과 및 데이터
|
- 페이지 8페이지
- 가격 13,860원
- 등록일 2012.12.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
측정된 전류값은 0.499mA로써 오차는 약 2.16%이다. 따라서 실험값과 이론값이 매우 근접함을 알 수 있다.
스텝 2의 회로도는 위의 회로에서 저항기를 뗀 회로이다. 즉 다음과 같다.
저항이 없으므로 저항값은 0Ω이고 출력 전압은 6V이다.
I = V/R 식
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험
(1) 단상 전력 및 역률 측정
A. 와트미터를 회로에 연결한다.
B. 부하를 3단계로 가변하면서 전압, 전류, 전력을 측정하고 역률을 계산한다.
단상
전압
저항
전류
전력
역률
R1
R2
Rt
I1
I2
It
P1
P2
Pt
이론치
223.8
-
-
-
9.73
4.97
14.53
2177.54
1112.29
3251.81
|
- 페이지 15페이지
- 가격 2,300원
- 등록일 2013.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험을 통해 많은 내용을 배울 수 있는 계기가 되었고, 책으로만 배우던 내용을 직접 회로를 구성하고 측정함으로써 이해하는데 많은 도움을 얻었다. 1.디지털 멀티미터(DMM)의 사용법을 익힌다.(저항, 전류, 전압측정)
2.전원 공급 장치의
|
- 페이지 8페이지
- 가격 1,800원
- 등록일 2012.08.29
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로에서 를 구하라.
(2) 다음 <그림 18.4>의 회로에서 를 구하라.
(3) RC과 RL직렬회로에서 입력 신호인 정현파의 크기와 각주파수 및 저항 값이 주어졌을 때, 정상상태응답을 오실로스코프로 측정하여 커패시터와 인덕터 값을 구하는 방법을
|
- 페이지 5페이지
- 가격 500원
- 등록일 2011.09.29
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
① 전압이득
∴
② 바이폴라 캐패시터 C가 개방되었을 때의 전압이득
∴
11. 그림 7-13의 에미터 공통 교류증폭기에 대해 다음의 교류량을 구하라.
①
②
③ 실험일자
실험자
실험목적
실험기기 및 부품
실험방법
실험결과
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.05.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
저항은 실제 전압계의 내부 저항보다(크다, 적다).
11. 이상적인 전류계의 내부 저항은 실제 전류계의 내부 저항보다(크다. 적다).
3. 배운점 및 소감
4. 예비 보고서(실험8 직렬회로)
1. 실험목적
① 직렬 회로에서 전압, 전류, 저항의 특성을 익힌
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2017.03.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
저항의 오차를 계산하라.
(e)각 저항에 흐르는 전류 및, 전압을 측정하라.
<사진4-1> <사진4-2> <사진4-3>
<사진4-4> <사진4-5> <사진4-6>
<사진4-7> <사진4-8> <사진4-9>
결과 분석 : 실험4는 직,병렬 혼합회로에 관
|
- 페이지 6페이지
- 가격 9,660원
- 등록일 2013.12.29
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Iout1 + Iout2 + Iout3 + … + Ioutk
즉, ∑Iin = ∑Iout (유입전류의 총합 = 유출전류의 총합) 이다. ① 저항기의 측정 저항값
② 키르히호프의 전압법칙 입증 실험
③ 키르히호프의 전류법칙 입증 실험
④ 지정된 조건을 만족하는 회로의 설계
|
- 페이지 9페이지
- 가격 1,800원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험을 통해 논리 회로를 간단하게 재구성 할 수 있는 부울대수의 정리에 대해 알 수 있었다.
3. 문제
(1) 실험 1의 AND-AND 게이트와 OR-OR 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
Y
0 0 0
0
0
0 0 1
0
1
0 1
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2015.02.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|