|
그림 1,2 RC 직렬 회로
그림 3 RC병렬 회로
그림 4 RC 가변저항 회로
그림 5,6 RL 직렬 회로
그림 7 RL 병렬 회로
그림 8 RL 가변저항 회로
|
|
|
회로에서 이미터 바이패스 캐패시터를 제거하면 전압이득은?
(a) 증가한다. (b) 감소한다. (c) 변하지 않고 그대로이다.
⇒ Av=[Ic×(RC||RL)]/[ie×(r\'e+RE1)]=(RC||RL)/(r\'e+RE1)
=(3.9kΩ||3.9kΩ)/(17.397Ω+0.15kΩ)=11.649의 원래 전압이득에서 Bypass capacitor를 제거한
|
|
|
회로
회로
소 자 값
공급전압
R양단의 전압VR
C 또는 L
양단의전압
VC , VL
전체전류 IT
R
L
C
RC
RL
RLC
RLC 직렬회로
회로
소 자 값
리액턴스
임피던스
R
L
C
이론값
측정값
이론값
측정값
RC
RL
RLC
⑩ 그림 (a)의 회로를 구성한다. 이때R=5kΩ, C=0.1μF를 사용
|
|
|
실험 내용
- PSpice를 이용한 회로 시뮬레이션
- RC, RL 직렬 및 병렬회로
- 노턴의 정리
- 미분회로와 적분회로
- 옴의 법칙
- 인덕터
- 전압 배율기와 전류 분류기
- 중첩의 원리
- 직렬과 병렬
- 최대전력 전달조건
- 커패시터
- 키
|
|
|
회로의 저항기 사이의 관계를 알고 Bridge 회로를 이용하여 미지의 저항 값을 알아 내는 방법을 이해할 수 있다. 16 브리지
17 커패시터
18 인덕터
19 커패시터
20 인덕터
21 RC 시정수
22 직렬 RL, RC, RLC 회로
23 병렬RLC회로
24 주
|
|
|
RC 회로에서 위상각 대 주파수.
그림 6 입력 RC 회로에서 베이스 전압의 위상은 중간영역 주파수
이하에서 입력 신호전압의 위상보다 만큼 앞선다.
(5) 출력 RC 회로
그림 7 (a) 출력결합 커패시터 C3와
컬렉터 저항 RC및 부하저항 RL로 구성된 RC 회
|
|
|
RL이어야 한다. 따라서 RC와 RL을 같은 저항값으로 맞추어 주고 측정한 전력이 최대 전송전력이 된다.
측정된 실험값을 공식에 맞추어 계산만 하면 되는 실험이므로 자세한 분석은 생략한다.
④ 망로전류 계산에 대한 입증 실험
이 실험의 회로
|
|
|
회로는 유도성이고, 그 반대면 용량성이다.
즉, 는 큰 값에서 작은 값을 뺀 것이라 할 수 있다.
그러므로 총 전류는 다음과 같이 구할 수 있다.
위상차 역시
임피던스 역시
◈ RL과 RC를 병렬 연결한 경우
RL구간과 RC구간에 대해 임피던스, 전류
|
|
|
회로에서 공통베이스 증폭기의 전압이득은 대략 얼마인가?
(a) 1 (b) 17 (c) 34 (d) 50
⇒ 이 공통 베이스 증폭기에서의 전압이득(Av)는 다음과 같다.
Av=Vout/Vin=[ic×(RC||RL)]/[ie×r\'e]=(RC||RL)/r\'e=(1kΩ||1kΩ)/30.12Ω=16.6
그러므로 답은 17에 해당할 것이다.
2. 공
|
|
|
회로이다. 두 번째 (Q2,Q3)는 달링턴 이미터 폴로어이며 스피커가 부하이다.
1)첫 번째 단
Rc1 = Rc∥[R3∥R4∥Bac(Q2)Bac(Q3)(Re2∥RL)]
= 1.0㏀∥[5.1㏀∥15㏀∥(200)(50)(100Ω∥16Ω)
= 1.0㏀∥(5.1㏀∥15㏀∥13.8㏀) = 1.0㏀∥3㏀ = 750Ω
VB = [(R2∥(Bac(Q1)(Re1 + Re2)) / R1
|
|
메뉴펼치기
